點擊藍字關注我們

之前我們介紹過快速設計由 NCP1623 驅動的 CrM/DCM PFC 級的關鍵步驟中的定義關鍵規格與功率級設計。本文將詳細說明IC控制電路設計中的細節：FB引腳電路、VCTRL 引腳電路、CS/ZCD 引腳電路、CSZCD電阻器設計等內容。

步驟 3：IC 控制電路設計 FB 引腳電路

如圖 1 所示，反饋配置包括：

• 一個電阻分壓器，用于降低體電壓，以向 FB 引腳提供反饋信號。出于安全考慮，分壓器的上層電阻通常由兩個或三個電阻構成。否則，R_FB1 的任何意外短接都會將輸出高電壓施加到控制器上并將其破壞。

• 一個濾波電容器，通常置于 FB 引腳與接地之間，以防開關噪聲令反饋信號失真。通常使用的是 1?nF 電容。一般來說，與線路電阻相比，它與反饋電阻形成的極點必須保持在非常高的頻率上。實際上，

（公式18）

通常會得到較好的結果。

圖 1：系統板的電路圖

• 一個 2 型補償網絡。該電路由兩個電容和一個電阻構成，用于設置交越頻率和環路特性。

A 版本 (NCP1623A) 具有輸入電壓跟隨升壓(follower boost)功能。該技術涉及到降低輸出電壓，以優化 PFC 級效率并顯著壓縮其尺寸和成本。特別地，它可以顯著降低升壓電感和 MOSFET 損耗。由于輸出電壓必須要高于線路電壓，因此只有在低壓下輸出電壓才會降低，而在高壓條件下，輸出電壓將調節至默認標稱電壓（Vout,nom 通常設置為 400V 左右）。實際上，NCP1623A 通過反饋引腳控制這一 2 級輸入電壓跟隨升壓(follower boost)操作，而反饋引腳會拉動僅在低壓下啟用的電流 IFB(LL)（通常為 25 μA）。

如數據表中所述，這將產生以下調節電壓：

• 高壓線輸出電壓 V_out,HL = V_out,nom：

（公式19）

• 低壓線輸出電壓 V_out,LL：

（公式20）

根據應用中高低壓線的輸出電壓規格，反饋電阻值可通過下式獲得：

• 上層反饋電阻 R_FB1

（公式21）

• 下層反饋電阻 R_FB2

（公式22）

選擇 R_FB1 和 R_FB2 后，FB 引腳的相關功能在我們的應用中將定義如下：

• 反饋電阻比 K_FB：

（公式23）

• 輸入電壓跟隨升壓(follower boost)失調電壓 V_OFF(LL)：

（公式24）

• 高壓下的 DRE 進入/退出 V_OUT ：

（公式25）

進入：2.5 · 95.5% · 157 ≈ 375 V

退出：2.5 · 97.5% · 157 ≈ 383 V

• 低壓下的 DRE 進入/退出 V_OUT ：

（公式26）

進入：2.5 · 95.5% · 157 ? 140 ≈ 235 V

退出：2.5 · 97.5% · 157 ? 140 ≈ 243 V

• 高壓下的 SOVP 進入/退出 V_OUT ：

（公式27）

進入：2.5 V · 105% · 157 ≈ 412 V

退出：2.5 V · 103% · 157 ≈ 404 V

• 低壓下的 SOVP 進入/退出 V_OUT ：

?（公式28）

進入：2.5 V · 110% · 157 ? 140 ≈ 292 V

退出：2.5 V · 108% · 157 ? 140 ≈ 284 V

• 高壓下的 FOVP 進入/退出 V_OUT ：

（公式29）

進入：2.5 V · 107% · 157 ≈ 420 V

退出：2.5 V · 105% · 157 ≈ 412 V

• 低壓下的 FOVP 進入/退出 V_OUT ：

（公式30）

進入：2.5 V · 114% · 157 ? 140 ≈ 307 V

退出：2.5 V · 112% · 157 ? 140 ≈ 300 V

• 高壓下的 UVP 進入/退出 V_OUT ：

（公式31）

進入：0.3 V · 157 ≈ 47 V

退出：0.53 V · 157 ≈ 83 V

• 低壓下的 UVP 進入/退出 V_OUT ：

（公式32）

進入：1.2 V · 157 ? 140 ≈ 48 V

退出：1.3 V · 157? 140 ≈ 64 V

VCTRL 引腳電路

為了找到“控制到輸出”傳遞函數，輸出電壓將用輸出電流和輸出阻抗的乘積來定義。使用公式 2 并假設效率為 100%，輸出電流由下式給出：

（公式33）

基于以下公式，輸出電壓與輸出電流的偏微分等效于輸出負載電阻 R_load：

（公式34）

因此，輸出阻抗中可以包括 δi_out / δv_out，而總輸出阻抗為：

（公式35）

控制電壓與輸出電流的偏微分為：

（公式36）

因此，“控制到輸出”傳遞函數的定義如下：

（公式37）

其中，在 A 版本中，T_on.max 在低壓下為 12.5 μs，在高壓下為 5 μs，而 G₀ 為靜態增益。

通過 FB 電阻網絡比、OTA 跨導和 VCTRL 補償網絡獲得“輸出到控制”傳遞函數，如下所示：

（公式38）

其中 i_ctrl 是 OTA 輸出電流，而 z_ctrl(s) 是 VCTRL 補償電路阻抗。

OTA 輸出電流定義如下：

（公式39）

其中 G_EA 是 OTA 跨導增益，而 V_out 是直流輸出電壓。

使用公式 38 和公式 39，“控制到輸出”傳遞函數可通過下式獲得：

（公式40）

其中 R₀ = V_out / (V_REF · G_EA)，而補償網絡電路是 C_Z、R_Z 和 C_P ( << C_Z )，如圖 2 所示。

圖 2：FB 和 VCTRL 電路

公式 37 中的極點和公式 40 中的零點位置相近，交越頻率 f_C 位于公式 40 中零點和第二極點之間。相位裕量 m（弧度）由 C_P 調整。由此，我們得到以下公式：

• 反饋零電容 C_Z：

（公式41）

• 反饋零電阻 R_Z：

（公式42）

• 反饋極點電容 C_P：

（公式43）

負載電阻 R_load 通過下式計算：

（公式44）

交越頻率 f_C 應高于 PFC 升壓級極點 f_P：

（公式45）

最高交越頻率的條件是相位裕量的最壞情況，其中線路電壓為高值，以增大“控制到輸出”傳遞函數的帶寬。如果應用中的目標是 25?Hz 的交越頻率和 60° 的相位裕量（π/3 弧度），則采用的是：

（公式46）

CS/ZCD 引腳電路

如果電流檢測電阻兩端的電壓超過 0.5 V，電路就會檢測到過流情況。因此：

（公式47）

將公式 6 中的結果合并，得到：

（公式48）

在實際情況中，將選擇 0.12Ω 電阻以保持一定的裕量。R_SENSE 損耗可使用公式 10 進行計算（用 R_SENSE 取代 R_DS(on)），由此得到 MOSFET 導通損耗：

（公式49）

可以看到，0.12Ω 的電流檢測電阻在滿載、低壓條件下將消耗約 124 mW。

圖 3：ZCD 漏極感測

基于漏極感測的 ZCD 電路如圖 3 所示。漏電壓由 CS 電阻網絡進行感測，并由 K_CS 按比例降低：

（公式50）

其中 K_CS 為 133，而 R_CS2 一般為 22 k。

R_CS1 和 R_CS2的值必須選擇高值，以免在待機期間的功耗過高。在待機期間沒有開關，R_CS1 與 R_CS2 串聯的電壓為恒定電壓，等于 V_mains,rms · √2。待機功耗由下式給出：

（公式51）

NCP1623 在 CS/ZCD 引腳上集成了前沿消隱，從而免除了濾波電容器。CS/ZCD 電路中不允許有電容器，因為這會造成 CS/ZCD 信號失真，從而導致錯誤或無法進行 ZCD 檢測。使用示波器探針來探測 CS/ZCD 信號時必須要小心，因為示波器探針通常會增加 10?pF 的電容。

在升壓轉換器中，升壓電感器一個引腳的平均漏電壓等于升壓電感器另一個引腳上的 V_in 電壓，這是因為：如果忽略電感器的串聯電阻，電感器兩端的平均電壓降在伏秒平衡中為零伏特。因此，要計算 V_CS/ZCD 的平均值來獲得輸入電壓信息。

平均 V_CS/ZCD、V_SNS 被用在 ZCD、線路檢測、OVP2（僅限 C 版本）和掉電檢測（在 A 和 C 版本中禁用）中，如下所示：

• 線路檢測閾值：

（公式52）

（公式53）

• OVP2 閾值（僅限 C 版本）：

（公式54）

• 掉電閾值（在 A 和 C 版本中禁用）：

（公式55）

（公式56）

圖 4：輔助ZCD 繞組感測

可以使用圖 4 所示的電路圖來生成 CS/ZCD 引腳的信號。借助輔助繞組電壓電容 C_AUX、 R_AUX 和 D_AUX，可以在 D_AUX 的陰極生成一個電壓，其大小為功率 MOSFET 漏電壓乘以輔助 (N_AUX) 與初級 (N_PRI) 變壓器匝數比之積。之前所述的參數 K_CS 現在定義如下：

（公式57）

其中 K_CS 為 133，N_PRI/N_AUX 為 10，而 R_CS2 一般為 62 kΩ。

通過這種方法可以傳遞較低的電壓，并且低 R_CS1 值也降低了對寄生電容的靈敏度。

該電路的另一個優點是在待機期間沒有電流消耗（沒有開關活動，因此也就沒有 Vaux 電壓）。

必須提請注意的是，激活了掉電功能的產品版本無法使用此電路。當功率 MOSFET 漏電壓用于 ZCD 時，其他所有情況均與所述的完全相同。

CSZCD 電阻器設計指南

當 RCS電阻橋在漏極感測電路（如圖 3）處的總電阻位于 M 范圍內時，它對低至幾百 fF 的寄生電容非常敏感。寄生電容可以是從 RCS電阻器節點到 GND 或功率 MOSFET 漏極。這些寄生電容效應可導致永久性錯誤故障檢測事件：OCP、OVS 或 OVP2 的觸發，從而使控制器無法正常運行。

避免寄生電容效應的一種簡單方法是減小電阻器的值，同時讓分頻比 KCS保持在 133 左右。降低 CS/ZCD 橋電阻值 (RCS1 + RCS2 ) 是以高待機功耗為代價的。

如果圖 3 中的 RCS1a + RCS1b + RCS1c 應高于 5M，建議在漏極側設置一個 500?V SMD 高值電阻器（如 RCS1a = 5.1 M），并串聯兩個低值 200?V SMT 電阻器（如 RCS1b = RCS1c= 240 k）。這是為了避免連接到 GND 的電阻器間電容在 FET 導通周期之前難以放電。根據經驗，不建議使用 3 個等值電阻器來平衡漏電壓。

測試臺上的實驗已證明，SMD1206 和 0805 在寄生電容方面要優于槽孔電阻器。

RCS1 和 RCS2 必須盡可能靠近 CS/ZCD 引腳。連接 RCS 電阻器的 PCB 走線必須盡可能短，且走線的寬度要盡可能小（最小寄生電容）。最好在 RCS 電阻器和 DRV、VIN、VDRAIN 銅走線之間保持 1 cm 的安全距離，以避免耦合。

布局和抗擾度注意事項

NCP1623 對噪聲不是特別敏感。

不過，常規的電源設計布局規則還是適用的。提請注意以下幾點：

• 必須最大程度降低功率傳輸回路的環路面積。

• 電源接地（用于提供電流回路路徑）的星形配置。

• 電路接地的星形配置。

• 電路接地和電源接地應通過一條單獨的路徑進行連接，不允許有環路。

• 該路徑最好滿足以下條件：在非常靠近電流檢測電阻 (RSENSE) 的接地端子的位置將電路接地連接到電源接地。

• 應在電路 VCC 和 GND 引腳之間放置一個 100 或 220?nF 的電容，并確保連接長度最小。

• RCS 電阻器必須盡可能靠近 CS/ZCD 引腳，且必須避免與 GND 或任何其他信號有電容耦合。

• 建議在 FB 引腳上放置一個濾波電容器，以保護引腳免受周圍噪聲的影響。不過，該電容必須要很小，不能讓 FB 引腳檢測到的電壓出現失真。

總結

表 1：主要公式

表 1.主要公式（續）

??

圖 5：100W 設計的系統電路圖