女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

數字下變頻器功能的高速ADC的輸出頻譜研究

星星科技指導員 ? 來源:ADI ? 作者:David Buchanan ? 2023-02-01 11:31 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

DDC包括一個抽取濾波器,可以避免傳統的輸入抗混疊濾波要求,同時以數字方式濾除目標基帶信號,同時處理的數據有效載荷凈降低。您透露您正在測試頻率計劃,并希望看到DDC通帶和過渡帶之外的輸入頻率確實衰減了>100 dB(見下圖)。您在啟用抽取濾波器的情況下運行ADC輸出數據的FFT,結果發現輸出頻譜中的雜散僅下降90 dB,而不是預期下降的>100 dB。如果刪除輸入信號,雜散就會消失。你問它從哪里來?進入阻帶的信號怎么會在通帶中引起雜散?

poYBAGPZ3Q2AQiaZAABLKGBxOj0727.png?la=en&imgver=1

當您開始考慮ADC的板載DSP選項時,有時很容易停止考慮模數轉換器的行為。因此,雖然上圖準確地描述了抽取濾波器在基帶奈奎斯特區的響應,但它沒有涵蓋轉換器中其他奈奎斯特區的響應。在這種情況下,濾波器的響應將混疊到所有高階奈奎斯特區。在下圖中,您可以看到前五個奈奎斯特區域的響應。還注意到神秘雜散,它是帶外輸入音的混疊二次諧波。

poYBAGPZ3Q-AQ1zfAABgbED_fww077.png?la=en&imgver=1

您指出,在測試設置中,不存在模擬輸入抗混疊濾波器。因此,神秘雜散的根本原因有了答案——數字濾波器無法消除模擬側的頻譜內容。這很有趣地說明了更高的采樣速率轉換器如何降低模擬輸入濾波要求,但您仍然不能忽視采樣系統中的混疊規律。高采樣速率和DDC允許在前端不使用激進的模擬濾波器來處理fS/4和fS/2之間的阻塞信號,而一個不太激進的濾波器將消除3fS/4及以后的雜散。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 濾波器
    +關注

    關注

    162

    文章

    8136

    瀏覽量

    182012
  • 變頻器
    +關注

    關注

    253

    文章

    6873

    瀏覽量

    149738
  • adc
    adc
    +關注

    關注

    99

    文章

    6698

    瀏覽量

    549172
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    數字下變頻器的發展和更新(第一部分)

    。應對這種情況的一種可 行解決方案是使用更多的下變頻級,如圖1所示。而另一種更 有效的解決方案是使用集成數字下變頻器(DDC)的RF ADC, 如圖2所示。圖1. 帶
    發表于 11-01 11:19

    數字上/下變頻器:VersaCOMM?白皮書

    數字上/下變頻器:VersaCOMM?白皮書
    發表于 07-08 09:33

    寬頻ADC中的數字下變頻研究

    針對頻分復用(FDM) 應用進行額外濾波。高性能GSPS ADC現將數字下變頻(DDC)功能在信號鏈中進一步提升,以使其位于基于賽靈思FPGA的設計解決方案的
    發表于 07-29 07:14

    簡要闡述數字下變頻器的發展和更新

    簡要闡述數字下變頻器的發展和更新
    發表于 05-19 06:22

    級聯型高壓變頻器輸出諧波研究

    級聯型高壓變頻器輸出諧波研究:介船了高壓變頻器研究的現實意義和注意事項,并在多電壓胞圾聯型高壓變頻器
    發表于 08-07 21:37 ?30次下載

    ATV信號下變頻器

    ATV信號下變頻器   該射頻
    發表于 09-14 10:41 ?2434次閱讀
    ATV信號<b class='flag-5'>下變頻器</b>

    基于FPGA的數字下變頻器的設計與實現

    設計和實現了基于FPGA的可編程數字下變頻器(DDC),用于寬帶數字中頻軟件無線電接收機中,主要完成了數字下變頻、數據抽取等
    發表于 11-22 09:09 ?6702次閱讀
    基于FPGA的<b class='flag-5'>數字</b><b class='flag-5'>下變頻器</b>的設計與實現

    重新思考快速寬頻ADC中的數字下變頻.pdf

    重新思考快速寬頻ADC中的數字下變頻
    發表于 04-23 10:41 ?1次下載
    重新思考快速寬頻<b class='flag-5'>ADC</b>中的<b class='flag-5'>數字</b><b class='flag-5'>下變頻</b>.pdf

    數字上/下變頻器簡介:VersaCOMM?可重構數字轉換

    數字上/下變頻器簡介:VersaCOMM?可重構數字轉換
    發表于 05-12 20:53 ?0次下載
    <b class='flag-5'>數字</b>上/<b class='flag-5'>下變頻器</b>簡介:VersaCOMM?可重構<b class='flag-5'>數字</b>轉換<b class='flag-5'>器</b>

    基于FPGA的數字下變頻器(DDC)的設計

    基于FPGA的數字下變頻器(DDC)的設計(ups電源技術轉讓)-基于FPGA的數字下變頻器(DDC)的設計.適合新手學習參考
    發表于 09-16 11:43 ?37次下載
    基于FPGA的<b class='flag-5'>數字</b><b class='flag-5'>下變頻器</b>(DDC)的設計

    數字下變頻器是怎么回事

    在本文的第一部分“數字下變頻器——第1部分”中,我們探討了行業對更高頻率RF頻段采樣的推動,以及數字下變頻器(DDC)如何實現這種類型的無線電架構。討論了與AD9680系列產品中的DD
    的頭像 發表于 01-05 14:28 ?4074次閱讀
    <b class='flag-5'>數字</b><b class='flag-5'>下變頻器</b>是怎么回事

    下變頻器輸入信號幅度對下變頻的影響

    下變頻器(Downconverter)用于將高頻信號轉換為較低頻率的信號。輸入信號的幅度(即信號的電壓或功率級別)會對下變頻的影響產生以下幾個方面的影響。
    的頭像 發表于 06-07 10:18 ?1615次閱讀

    如何通過下變頻器幫助抑制高頻干擾

    虹科HK-D4000射頻下變頻器是一款緊湊、經濟高效、易于使用的下變頻器,可將現有設備的性能擴展到5G,只需要使用簡單的SCPI命令就可以輕松地與任何現有頻譜分析儀進行集成。
    的頭像 發表于 10-20 14:27 ?1503次閱讀
    如何通過<b class='flag-5'>下變頻器</b>幫助抑制高頻干擾

    ADC數字下變頻器:復雜抽取示例

    在本例中,我們將介紹AD9680-500,其工作輸入時鐘為491.52 MHz,模擬輸入頻率為150.1 MHz。AD9680將設置為使用數字下變頻器(DDC),具有實際輸入、復數輸出、155
    的頭像 發表于 06-30 15:20 ?2650次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>數字</b><b class='flag-5'>下變頻器</b>:復雜抽取示例

    下變頻器的原理和作用

    下變頻器(Upconverter and Downconverter)是無線通信和電力系統中常見的電路模塊,它們在各自領域內扮演著重要的角色。下面將分別就無線通信中的上下變頻器和電力系統中的上下變頻器進行詳細的原理和作用解析。
    的頭像 發表于 08-25 16:20 ?3705次閱讀