在不同的應用中，例如傳感器測量系統和通信系統，我們觀察到共模信號在 模數轉換器

輸入不是恒定的。共模電壓的變化可能是由于噪聲分量平均耦合到ADC的兩個輸入，也可能源于正常的電路操作。

在本文中，我們將了解共模電平的變化如何影響ADC的性能。

為什么ADC共模抑制很重要？

圖 1 顯示了 熱電阻測量。

圖1. RTD 測量的示例圖。圖片由 鈦

在上面的例子中，激勵電流源迫使固定電流流過RTD和基準電阻R。裁判.RTD兩端的電壓由 ΔΣ （三角積分） ADC.R兩端的電壓裁判 還用于提供ADC 的基準電壓，從而產生 比率測量。

除了提供基準電壓外，R裁判 電平將RTD電壓移位至ADC的指定輸入共模范圍內。讓我們考慮100

Ω鉑RTD系統的一些典型值。假設ADC采用3.3V單電源供電，激勵電流為1 mA。通常，中間電源在ADC的共模范圍內。基于這個假設，我們可以使用 R裁判 =1.6 kΩ，將RTD信號電平轉換至1.6 V，接近電源電壓的中點。

接下來，假設RTD溫度從-100°C變為400°C，從而改變 熱電阻電阻 從 60.256 Ω 到 247.092Ω。在本例中，AINN輸入保持在1.6 V，而AINP輸入在指定溫度范圍內從約1.66 V變化至1.847V。如果我們假設溫度變化在我們的假設應用中遵循正弦波形，則AINN和AINP的電壓類似于圖2所示的波形。

圖2. 應用圖示例，顯示 AINN、AINP 和共模電壓的電壓與時間的關系。

上圖中的綠色曲線顯示了AINN和AINP的平均值，這是輸入經歷的共模電壓。在本例中，共模電壓不是恒定的，變化幅度約為100

mVp-p。在理想的世界中，這應該不是問題。理想的差分ADC測量其兩個輸入之間的電壓差，并完全消除任何共模信號，如圖3所示。

圖3. 示例ADC測量其兩個輸入之間的電壓差，消除了共模信號。圖片由 微片

然而，使用實際ADC時，共模信號只會衰減，而不是完全抑制。這共模抑制比率（CMRR）是一個重要的指標，它表征ADC防止共模信號出現在ADC輸出端的能力。

ADC共模抑制比方程

CMRR的傳統教科書定義是差模增益（A差異） 至共模增益 （A厘米）的電路。在數學上，我們得到等式 1：

等式 1.

在ADC中，差模增益是ADC線性模型的斜率，定義為輸出代碼變化與差分輸入變化之比。同樣，A厘米通過將輸出代碼的變化除以輸入共模信號的變化來找到。除了輸出代碼的變化，我們還可以使用輸出代碼變化的模擬等效物來查找A厘米一個差異和CMRR。CMRR通常使用公式2以dB表示：

等式 2.

例如，CMRR 規范的 AD4030-24 下表提供了。

表 1. 使用的數據由以下機構提供 ADI公司

對于10 kHz的共模信號，該器件的CMRR為132dB。我們將很快討論CMRR規范的一個重要測試條件是測量CMRR的輸入共模。如您所見，AD4030-24 CMRR測試的輸入共模為2.5 V。

那么，AD4030-24的CMRR為132 dB意味著什么？這意味著，通過假設 A差異 = 1，AD4030-24在輸出端將輸入共模信號衰減132dB。請注意，CMRR 規范與頻率相關。數據手冊通常提供器件CMRR與頻率的關系圖。圖4顯示了AD4030-24的CMRR如何隨頻率變化。

圖4. AD4020-24的CMRR頻率變化。圖片由 ADI公司

低于 10 kHz，該器件可提供甚至大于 132 dB 的 CMRR。如果要考慮特定頻率下的性能，則應考慮該頻率下的CMRR。

共模變化引起的輸入誤差

除了上面討論的方程之外，我們還可以通過參考ADC輸入共模變化產生的誤差來推導出另一個有用的方程。假設輸入共模電壓變化ΔV厘米，這會導致輸出代碼更改某個值。如果輸出代碼變化的模擬等效值為ΔV外，我們得到：

我們可以說通過ΔV改變輸入共模厘米 產生不需要的 ΔV 誤差外 在 ADC輸出端。為了將該誤差與輸入端聯系起來，我們可以將其除以ADC差模增益，得到：

通過將等式 1 代入上述等式，我們得到等式 3：

等式 3.

這意味著通過ΔV改變共模電壓的效果厘米 可以通過等于 （rac{|Delta V_{cm}|} 的誤差項進行建模{CMRR}） 在 ADC輸入端。|D在cm|CMRR|ΔVcm|CMRR 在 ADC 輸入端。

請注意，我們使用公式1提供的CMRR定義來推導出上述公式。如果CMRR以dB為單位給出，我們應該首先使用公式2找到以V/V為單位的等效CMRR值，然后應用公式3。

讓我們看一個例子。

共模 ADC 測量示例：

假設ADC的不同直流規格（包括CMRR參數）在2.5 V共模輸入下測量。對于低頻共模信號，ADC的最小CMRR為100dB。在我們的應用中，以下信號施加于ADC差分輸入：

如您所見，ADC的使用共模電平與數據手冊中指定的測試條件不同。這將如何影響性能？

在本例中，共模輸入為3.5 V，而不是數據手冊測量中使用的2.5 V。通過（|DeltaV_{cm}|=1）更改共模輸入會產生一個參考輸入的誤差項，如下所示（公式3）：|D在cm|=1|ΔVcm|=1產生一個以輸入為參考的誤差項，如下所示（公式3）：

請注意，100 dB 的 CMRR 產生

（rac{A_{diff}}{A_{cm}}=10^{5}rac{V}{V}），用于上式。一個d我ff一個cm=105在在AdiffAcm=105VV，用于上式。

本例表明，將輸入共模電壓改變一個固定值會導致恒定的輸入參考誤差。換句話說，我們可以通過ADC失調誤差的變化來模擬共模值的恒定變化。在上面的例子中，如果數據手冊中的失調誤差（在輸入共模電壓為2.5V時指定）為±30 μV，現在我們預計它會增加到±40 μV。

ADC輸出端的恒定失調誤差可輕松校準。但是，變化的共模電壓會導致ADC輸入端的誤差變化。共模變化可能是由共模噪聲引起的，例如電力線的50/60Hz噪聲，或者它們可能只是源于我們系統的正常運行，如本文開頭討論的RTD測量系統。

關于ADC輸入共模范圍

不同的ADC設計用于支持不同的輸入共模范圍。許多全差分的輸入共模范圍 逐次逼近寄存器 （SAR） ADC 僅限于 V 周圍的小范圍裁判/2.典型范圍為（V裁判/2） ±100 mV.在這些情況下，我們需要將前一級的輸出共模保持在ADC的共模范圍內。圖5顯示了具有輸出共模引腳（V奧克姆） 可用于將 FDA輸出的共模電平固定為 V裁判/2.

圖5. 該圖顯示了一個全差分放大器，帶有用于固定共模電平的輸出共模引腳。圖片由 鈦

還有具有寬輸入共模范圍的SAR ADC。這種類型的示例（圖 6）是 LTC2311-16 來自ADI公司。

圖6. LTC2311-16 的框圖。圖片由 ADI公司

該器件的寬輸入共模范圍允許不同的輸入配置，例如下面顯示的偽差分單極性配置。請注意，輸入共模從 0 變為 V裁判在此示例中/2。

另一方面，大多數ΔΣ ADC旨在提供比SAR ADC更大的輸入共模范圍。由于許多ΔΣADC內置可編程增益放大器（PGA），因此應該注意的是，如果我們將PGA配置為以更高的增益工作，ADC的共模范圍可能會更小。

模數轉換器電源抑制比 （PSRR）

電源抑制比（PSRR）是ADC抑制電源變化的能力。與CMRR效應類似，有限PSRR的影響可以建模為ADC輸入端的誤差源。在這種情況下，輸入參考誤差由下式給出：

其中（|Delta V_{ps}|）表示電源電壓的變化。|D在ps||ΔVps| 表示電源電壓的變化。