在本文中，我們將介紹相反的問(wèn)題：我們有一個(gè)3.3V輸出，我們需要驅(qū)動(dòng)一個(gè)5V系統(tǒng)。

這是一個(gè)非常典型的情況，我們有一個(gè)3.3V系統(tǒng)(例如大多數(shù)32位系統(tǒng)，如STM32)，我們需要將數(shù)據(jù)發(fā)送到較舊的5V系統(tǒng)，如51單片機(jī)。

首先，我們需要考慮我們正在連接哪種5V系統(tǒng)。特別是，我們需要知道：

低電平和高電平輸入和輸出電壓。

輸入電流

對(duì)于CMOS輸入，輸入電流通常在1uA左右或更低，因此不存在這樣的問(wèn)題。對(duì)于TTL器件，輸入電流甚至可能超過(guò)1 mA(例如，參見(jiàn)7400數(shù)據(jù)表)。因此，在與TTL輸入接口時(shí)，應(yīng)采取一些額外的措施，我們將進(jìn)行逐一的解釋。

另一個(gè)更重要的方面由邏輯電平。

事實(shí)上，5V TTL和5V CMOS輸入具有不同的邏輯電平，因此我們將提出的一些解決方案對(duì)于某些輸入是足夠的，但這些解決方案無(wú)法可靠地用于其他輸入類(lèi)型。

圖1：3.3 V CMOS輸出、5 V TTL輸入和5 V CMOS輸入的邏輯電平

將3.3V輸出接口至5V輸入的主要方式有：

直接連接

使用 74HCTxx 柵極(或其他 5V TTL 輸入兼容系列)

使用二極管偏移

電阻偏移

雙極型晶體管/場(chǎng)效應(yīng)管逆變器

系列晶體管

雙極型晶體管系列

電平轉(zhuǎn)換器 IC

光耦合器/隔離器

1、直接連接

這是最簡(jiǎn)單的方法。此解決方案“幾乎總是”有效，但有一些重要的警告。

圖2：3.3V CMOS和5V TTL器件之間可以直接連接

首先，當(dāng)與TTL輸入接口時(shí)，任何最新的CMOS輸出都將工作，因?yàn)?.3V CMOS的高電平輸出電壓接近3.3V(注意!實(shí)際輸出電壓取決于輸出電流。對(duì)于重負(fù)載輸出，輸出電平可能變化為0.5V或更高!)，TTL的最小高電平輸入電壓仍為2V。同樣，如果不是負(fù)載太重，CMOS的低電平輸出電壓也低于最大低電平TTL輸入電壓。

我們之所以寫(xiě)“最新”的CMOS，是因?yàn)檩^舊的CMOS芯片(例如CD4xxx系列)具有非常高的輸出阻抗，因此它們不會(huì)吸收/源出太多電流(您通常不希望吸收/源出超過(guò)0.5 mA)。試圖獲得太多的電流會(huì)使輸出電壓偏移太大。較舊的TTL芯片具有輸入電流，可能超過(guò)1mA。幾乎所有現(xiàn)代CMOS器件(例如MCU的GPIO)都可以毫無(wú)問(wèn)題地驅(qū)動(dòng)更高的電流。

其次，當(dāng)連接到5V CMOS器件時(shí)，這可能有效，但不可靠。事實(shí)上，5V CMOS的高電平輸入電壓為3.5V。這甚至高于您期望從3.3V系統(tǒng)(即3.3V)獲得的最大輸出電壓。

不過(guò)，為什么這有時(shí)還可以使用呢?答案是由于實(shí)際的閾值邏輯電平，即5V CMOS的2.5V。任何高于2.5V的電壓將被讀取為1，任何低于2.5V的電壓將被讀取為0。

但是，實(shí)際的閾值水平可能會(huì)隨著溫度和老化而變化：在兩個(gè)邏輯電平區(qū)域之間操作是不安全的。任何噪聲或干擾都可能在輸出端產(chǎn)生毛刺。如果您的系統(tǒng)必須可靠地工作，那么您需要其他解決方案，如下所示。

此外，在驅(qū)動(dòng)接近邏輯電平閾值的數(shù)字非遲滯輸入時(shí)應(yīng)小心，因?yàn)闀?huì)發(fā)生電流消耗。事實(shí)上，考慮簡(jiǎn)單的CMOS逆變器，如下所示：當(dāng)輸入電壓接近VDD/2時(shí)，兩個(gè)MOSFET都處于ON狀態(tài)，因此直流路徑電流將從VDD流向GND。

上圖是CMOS逆變器的內(nèi)部電路。如果“IN”信號(hào)處的電壓接近VDD/2，則兩個(gè)MOSFET都將處于ON狀態(tài)，并且電流將在VDD和GND之間流動(dòng)

優(yōu)勢(shì)：

無(wú)需其他組件

簡(jiǎn)單

劣勢(shì)：

降低噪聲裕量，容易收到干擾

僅與某些邏輯族可靠地工作

2、使用邏輯門(mén)電路

74HCTxx 系列是具有 TTL 兼容邏輯電平的 CMOS 器件(具有 TTL 兼容輸入電平的所有其他 5V 邏輯系列也可以正常工作)。特別是，輸入高壓電平為2V，遠(yuǎn)低于CMOS高輸出電壓。通過(guò)在系統(tǒng)之間插入任何具有TTL兼容輸入電平的邏輯門(mén)(請(qǐng)參閱下面的示例)，就可以實(shí)現(xiàn)合適的電壓電平轉(zhuǎn)換器。

任何具有TTL兼容輸入的非反相邏輯門(mén)都可以可靠地充當(dāng)轉(zhuǎn)換器。

優(yōu)勢(shì)：

快

可與 CMOS 和 TTL 器件配合使用

只需要一個(gè)電源。

劣勢(shì)：

需要一個(gè)外部 IC(可能還需要其去耦電容等器件)

3：使用二極管偏移

通過(guò)直接連接到5V CMOS輸入，我們看到主要問(wèn)題是3.3V輸出的高電平輸出電壓，該輸出電壓不足以?xún)H處于安全區(qū)域(最多3.3V，而最小值為3.5V)。相反，低電平CMOS輸入的最大電壓是VDD的30%，即5V系統(tǒng)中為1.5V。因此，如果我們能在CMOS輸出上增加小的偏移，那就太好了。出于這個(gè)原因，可以簡(jiǎn)單地使用二極管和上拉電阻。

但是，通過(guò)這種方式，電流將流入我們3.3V系統(tǒng)的輸出保護(hù)二極管。這種電流應(yīng)盡可能小，以避免損壞3.3V系統(tǒng)。

上述電路中，當(dāng)3.3V系統(tǒng)的output為高電平時(shí)，5V系統(tǒng)的input電壓為3.3V+0.7V(二極管的壓降)，當(dāng)3.3V系統(tǒng)的output為低電平時(shí)，5V系統(tǒng)的input電壓為0.7V(二極管的壓降)。

在測(cè)試過(guò)程中需要注意，即使在3.3V系統(tǒng)為高電平狀態(tài)下，3.3V系統(tǒng)也會(huì)有電流流入。這可能會(huì)導(dǎo)致 3.3V 設(shè)備上出現(xiàn)問(wèn)題。

更好的解決方案是使用額外的二極管。由于新二極管直接連接到3.3V電源軌(它不必通過(guò)我們的IC)，因此電流將流向電源。

在上述電路中，當(dāng)輸出為高電平時(shí)，電流不會(huì)流入輸出，而是流過(guò)D2。

盡管如此，這兩種解決方案都有一個(gè)固有的問(wèn)題：如果3.3V系統(tǒng)是低功耗，那么它這樣就會(huì)消耗非常低的電流。如果總電流消耗低于流入電阻器的電流，則3.3V電源軌實(shí)際上將由5V通過(guò)電阻器和二極管供電。

這可能是一個(gè)問(wèn)題，因?yàn)槿绻?.3V系統(tǒng)沒(méi)有消耗足夠的電流，3.3V電壓可能會(huì)增加到約4.3V，這可能會(huì)損壞3.3V系統(tǒng)本身。

為了解決這個(gè)問(wèn)題，有一個(gè)簡(jiǎn)單的解決方案是放置第二個(gè)電阻，它至少吸收流入D2的電流(約1V / R1。因此，R2 應(yīng)為 R1 的 3.3 倍或更低)。

上圖中加上R2，其值最多比R1大3.3倍，這樣才能確保流入D2的電流將“耗散”，并且不會(huì)增加3.3V電壓。

上拉電阻的值應(yīng)計(jì)算在內(nèi)，以便：

它足夠低，可以給我們所需的速度。

它比輸入阻抗小得多(盡管在CMOS器件中，這不是一個(gè)大問(wèn)題)。

它足夠大，不會(huì)使CMOS輸出電壓過(guò)載，特別是在低電平下。對(duì)于那些具有相對(duì)較高輸出阻抗的CMOS輸出(CD40xx系列)來(lái)說(shuō)，這尤其是一個(gè)問(wèn)題。

它足夠大，以避免過(guò)多的電流流入3.3V電源軌。

它足夠大，可以將電流消耗保持在可接受的水平。

優(yōu)勢(shì)：

便宜

劣勢(shì)：

比其他解決方案慢得多。

需要仔細(xì)選擇電阻值：避免損壞，獲得正常的速度，并將高低壓保持在正確的范圍內(nèi)。

相對(duì)較高的電流消耗。

需要 2 到 4 個(gè)附加組件。

噪聲裕量差。

需要一個(gè)低阻抗驅(qū)動(dòng)輸出。

需要相對(duì)較高的輸入阻抗

4：電阻偏移

我們也可以使用電阻分壓器引入失調(diào)。

這種簡(jiǎn)單的解決方案比二極管偏移更便宜(但速度稍慢)，并且仍然存在電流流入輸出引腳的問(wèn)題。

一個(gè)簡(jiǎn)單的電阻分壓器將允許為我們的3.3V輸出增加一個(gè)失調(diào)。

更好的解決方案是在輸出中添加一個(gè)虛擬負(fù)載，該負(fù)載將吸附來(lái)自5V通過(guò)R1和R2的電流。另一種看待這一點(diǎn)的方法是，斷開(kāi)輸出，根據(jù)計(jì)算值，R1-R2-R3將形成電阻分壓器，R3兩端的電壓最多為3.3V。圖中指示的值以術(shù)語(yǔ)或通用“R”值表示。

當(dāng)輸出為3.3V時(shí)，添加R3將允許將來(lái)自5V的任何電流分流至地(而不是通過(guò)輸出引腳分流至3.3V。

當(dāng)輸出為0時(shí)，電壓將為5V *(R2/(R1+R2))，即1V，低于1.5V閾值。當(dāng)輸出為3.3V時(shí)，電壓將為5V * (R2/(R1+R2)) + 3.3V * (R1/(R1+R2)) = 3.64V。通過(guò)調(diào)整R1/R2比率可以實(shí)現(xiàn)更好的高電平值，但必須考慮到，當(dāng)輸出為0V時(shí)，電壓應(yīng)小于1.5V。

注意：我們分別以0和3.3V作為CMOS輸出電壓，當(dāng)輸出分別為低電平和高電平時(shí)。雖然高電平電壓沒(méi)有問(wèn)題(除非R3太低)(因?yàn)樗籖1 + R2拉起)，但低電平電壓將根據(jù)流入輸出的電流而增加。

優(yōu)勢(shì)：

比二極管偏移量便宜。

劣勢(shì)：

比二極管失調(diào)解決方案慢，特別是在高到低的過(guò)渡中，因?yàn)殡娏髁鬟^(guò)R1和R2，相對(duì)于二極管，R1和R2的阻抗要高得多。

需要仔細(xì)選擇電阻值，以避免損壞，獲得適當(dāng)?shù)乃俣?，并將高低壓保持在正確的范圍內(nèi)。

相對(duì)較高的電流消耗。

需要 2 到 3 個(gè)附加組件。

噪聲裕量差。

需要一個(gè)低阻抗驅(qū)動(dòng)輸出。

需要相對(duì)較高的輸入阻抗。

5、三極管或MOS管轉(zhuǎn)換

如果可以接受或需要反相信號(hào)，則可以使用簡(jiǎn)單的MOSFET/BJT。否則，可以使用其他階段。

上圖中是簡(jiǎn)單的三極管的反相器。級(jí)聯(lián)兩個(gè)將允許實(shí)現(xiàn)直接信號(hào)，而不是反相信號(hào)。

上圖是MOSFET的 版本，使用的器件更少，但價(jià)格更昂貴。

優(yōu)勢(shì)：

相對(duì)于二極管偏移，尺寸要簡(jiǎn)單得多。

更好的噪聲裕量，因?yàn)榈碗娖胶透唠娖蕉冀咏娫窜墶?/p>

劣勢(shì)

需要 2/3 個(gè)外部組件。

它是反相的。

相對(duì)較慢的由低變?yōu)楦叩臅r(shí)間。

相對(duì)于MOSFET實(shí)現(xiàn)，BJT實(shí)現(xiàn)實(shí)際上相對(duì)較慢，因?yàn)锽JT關(guān)斷特性相對(duì)較慢。

當(dāng)MOSFET/BJT處于導(dǎo)通狀態(tài)時(shí)，消耗相對(duì)較高。

需要相對(duì)較高的輸入阻抗

6、MOS管轉(zhuǎn)換

上圖的工作原理很簡(jiǎn)單。當(dāng)輸出為3.3V時(shí)，MOSFET將處于關(guān)斷狀態(tài)，因?yàn)閂GS=0V，因此輸出由上拉電阻保持在5V。如果輸出為低電平，則 VGS 為 3.3V。假設(shè)MOSFET具有邏輯電平閾值(當(dāng)VGS = 2.5V時(shí)應(yīng)完全導(dǎo)通)，MOSFET將導(dǎo)通，將低電平值傳遞至5V輸入。

優(yōu)勢(shì)：

雙向

相對(duì)簡(jiǎn)單的解決方案。

它不會(huì)使輸入反相，就像通用源配置中的單個(gè) MOSFET/BJT 一樣。

劣勢(shì)：

需要 2 個(gè)外部元件

相對(duì)較慢。

需要一個(gè)低阻抗驅(qū)動(dòng)輸出以避免過(guò)載。

功耗相對(duì)較高。

需要相對(duì)較高的輸入阻抗。

7、三極管轉(zhuǎn)換

這種方案與上面的MOS管方案類(lèi)似，只是這里使用了三極管。工作原理是相同的，當(dāng)output輸出3.3V時(shí)，三極管截止。此時(shí)Input的電壓被電阻上拉到5V。當(dāng)output輸出0V時(shí)，三極管導(dǎo)通，input的電壓為三極管的Vce電壓。

它與前一個(gè)電路具有相同的優(yōu)點(diǎn)，但也引入了一些額外的缺點(diǎn)。

優(yōu)勢(shì)：

雙向

相對(duì)簡(jiǎn)單的解決方案。

它不會(huì)使輸入反相，就像通用源配置中的單個(gè) MOSFET/BJT 一樣。

劣勢(shì)：

需要 3 個(gè)外部組件。

相對(duì)較慢。

需要一個(gè)低阻抗驅(qū)動(dòng)輸出以避免過(guò)載。

功耗相對(duì)較高。

需要相對(duì)較高的輸入阻抗。

BJT飽和集電極至發(fā)射極電壓(VCESAT)被添加到低電平輸出電壓中。不過(guò)，一般不印象使用。

8：使用電平轉(zhuǎn)換IC

專(zhuān)用電平轉(zhuǎn)換器 IC(如 74LVC1T245)將滿(mǎn)足您所需的一切需求，與分立式解決方案相比具有更好的性能，但價(jià)格要高得多。

有許多變體，例如具有不同速度(和價(jià)格)的更多通道(74LVC8T245，74LVC16T245)或不同的邏輯系列(74ALVT162245)。

當(dāng)您需要高性能 3.3V 至 5V 電平轉(zhuǎn)換(通常在高速總線(xiàn)、時(shí)鐘等中)時(shí)，請(qǐng)使用此解決方案。

與其他解決方案相比，電平轉(zhuǎn)換器通常性能更好，特別是在噪聲裕量和速度方面(直接連接除外)。

優(yōu)勢(shì)：

快速(即使不如直接連接快，因?yàn)樵黾恿艘粋€(gè)小的延遲)。

高噪聲裕量

劣勢(shì)：

需要一個(gè)電平轉(zhuǎn)換器，可能還需要 2 個(gè)去耦電容器(每個(gè)電源域一個(gè))。

貴。

9、使用隔離器件

該解決方案是“任何電壓到任何電壓”的轉(zhuǎn)換器，因此它也可用于3.3V到5V的轉(zhuǎn)換。有 4 種配置，具體取決于您的要求。

上圖中是采用光耦合器的非反相配置。

上圖是使用使用光耦合器的反相配置。

請(qǐng)注意，某些配置需要強(qiáng)大的低電平輸出驅(qū)動(dòng)器(而在高級(jí)輸出強(qiáng)度方面沒(méi)有任何要求)，而另一種配置則需要強(qiáng)大的高級(jí)輸出驅(qū)動(dòng)程序。

同樣，輸出將提供一個(gè)強(qiáng)的上拉/下拉路徑(通過(guò)耦合器)和一個(gè)較弱的上拉/下拉路徑(分別通過(guò)下拉/上拉電阻)。

您可以使用基于電容式、巨磁阻或磁耦合的更新器件，而不是使用標(biāo)準(zhǔn)光隔離器，即使這些器件通常要昂貴得多。

優(yōu)勢(shì)：

電氣絕緣。

更好的安全性。

“任何電壓到任何電壓”轉(zhuǎn)換。

您可以選擇反轉(zhuǎn)信號(hào)。

劣勢(shì)：

通常速度較慢，除非使用高速隔離器。

相對(duì)昂貴。

相當(dāng)笨重的設(shè)備。

高功耗。

輸出和輸入阻抗有一些限制。

審核編輯：湯梓紅