女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA數(shù)據(jù)配置模式解析

FPGA設計論壇 ? 來源:未知 ? 2022-11-21 21:45 ? 次閱讀

芯片設計工程師根據(jù)功能,完成RTL設計,添加各種約束,完成綜合、Place & Route等一系列工作之后,還需要一些配置數(shù)據(jù),完成寄存器初始化等內(nèi)容,才能開始工作。

今天我們一起來聊一聊FPGA的配置數(shù)據(jù)模式。

FPGA配置方式

根據(jù)FPGA配置過程控制者的不同,我們將配置方式主要分為三類:

FPGA控制配置過程第一種最常見的模式是,從片外FLASH中加載配置所需的比特流,F(xiàn)PGA內(nèi)部產(chǎn)生時鐘,整個過程有FPGA自主控制。FPGA 上電以后,將配置數(shù)據(jù)從FLASH中,讀入到SRAM中,實現(xiàn)內(nèi)部結(jié)構(gòu)映射。

優(yōu)點:不需要借助其他模塊或者終端,自己控制整個過程。

缺點:一般只能從FLASH(掉電不會丟失數(shù)據(jù))或者其他片外非易失性存儲器中,加載配置,配置方式有限。

處理器控制器控制配置過程第二種模式是,通過借助處理器、控制器或者其他終端,完成配置過程。FPGA 作為從設備,微處理器或者控制電路提供配置所需的時序,實現(xiàn)配置數(shù)據(jù)的下載。

優(yōu)點:配置方式靈活。可以將配置數(shù)據(jù)放置在FLASH、硬盤燈存儲介質(zhì)中,通過其他終端完成整個配置過程。

缺點:需要借助其他終端設備。

通過JTAG配置第三種模式,通過JTAG完成配置。一般情況下,是通過JTAG進行調(diào)試,將比特流文件下載到FGPA中。需要注意的是,這種模式下,如果出現(xiàn)斷電,則配置失效。

此外有的FPGA還可以通過網(wǎng)絡進行配置,在實際工作中,接觸較少,所以不再贅述。

單片F(xiàn)PGA多片F(xiàn)PGA配置

單片F(xiàn)PGA和多片F(xiàn)PGA的配置過程類似,但還是有些不同,下面我們分開來描述一下,在FPGA控制配置過程這種模式下面,兩者的異同。

單片F(xiàn)PGA配置FPGA 的CCLK 管腳,提供工作時鐘給PROM ,PROM 在CCLK 的上升沿,將數(shù)據(jù)從D0 管腳送到FPGA 的DIN 管腳,這種方式是最簡單也是最常用的一種配置方式。在這種方式下,有兩點非常重要:

電源適配性。從上面描述可以看出,整個過程需要FPGA和PROM之間進行通信,所以兩者的接口電平必須一致,即FPGA管腳電壓和PROM的輸入電壓相等。JTAG鏈的完整性。保證JTAG 連接器、FPGA、PROM 的TMS、TCK 連在一起,保證從JTAG 連接器TDI 到其TDO 之間閉合回路。多片F(xiàn)PGA配置配置過程單片和多片過程相似,但是多片F(xiàn)PGA 配置時,需要區(qū)分主設備從設備,且需要選擇不同的配置模式。

1029319a-69a2-11ed-8abf-dac502259ad0.jpg

小結(jié)

在實際工作中,工程師根據(jù)具體的工作需要,選擇相應的配置方式。

1037b440-69a2-11ed-8abf-dac502259ad0.jpg

精彩推薦 至芯科技12年不忘初心、再度起航11月12日北京中心FPGA工程師就業(yè)班開課、線上線下多維教學、歡迎咨詢! SPI總線的特點、工作方式及常見錯誤解答 如何提高FPGA的工作頻率掃碼加微信邀請您加入FPGA學習交流群

104ee5d4-69a2-11ed-8abf-dac502259ad0.jpg107302e8-69a2-11ed-8abf-dac502259ad0.png

歡迎加入至芯科技FPGA微信學習交流群,這里有一群優(yōu)秀的FPGA工程師、學生、老師、這里FPGA技術(shù)交流學習氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!


原文標題:FPGA數(shù)據(jù)配置模式解析

文章出處:【微信公眾號:FPGA設計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21954

    瀏覽量

    613879

原文標題:FPGA數(shù)據(jù)配置模式解析

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    CY7C68013A客戶配置成slavefifo模式FPGA發(fā)送數(shù)據(jù)到PC則會丟包或者收到的數(shù)據(jù)對不上,什么原因?

    我們這邊有個客戶使用CY7C68013A,客戶配置成slavefifo模式,PC端發(fā)送數(shù)據(jù)FPGA數(shù)據(jù)正常,
    發(fā)表于 05-30 08:21

    ADS4125配置成CMOS模式輸出數(shù)據(jù),始終沒有數(shù)據(jù)輸出是怎么回事?

    很幸運的申請到一塊ADS4125的評估板,但是經(jīng)過幾天熟悉評估板的用戶資料和ADS4125芯片手冊,我想配置成CMOS模式輸出數(shù)據(jù),經(jīng)過很多次嘗試,數(shù)據(jù)輸出口通過邏輯分析儀查看,但是
    發(fā)表于 02-10 07:22

    ADS8528如何與FPGA鏈接通訊,采集數(shù)據(jù)

    哪位用過ADS8528這款芯片,如何在硬件模式下設置它的外圍配置,如何讓它與FPGA鏈接通訊,采集數(shù)據(jù)
    發(fā)表于 02-05 08:51

    AFE5805的配置應該注意些什么問題呢?

    請問AFE5805 LVDS輸出工作在測試狀態(tài)下,即EN_RAMP=‘1’時,采用FPGA可以正確解析AFE5805 LVDS輸出數(shù)據(jù)。當 LVDS輸出工作在正常模式下,在模擬輸入端
    發(fā)表于 01-14 07:35

    易靈思FPGA PS配置模式--v7

    文件。注意修改Bitstream生成模式時,不需要進行工程的全編譯,只需運行最后一步數(shù)據(jù)流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的
    的頭像 發(fā)表于 12-24 14:37 ?1369次閱讀
    易靈思<b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b><b class='flag-5'>模式</b>--v7

    自動化創(chuàng)建UI并解析數(shù)據(jù)

    *附件:32960_auto.rar備注:Main.vi是ui自動化2.1.vi,配置文件為32960.B.ini。 目前可以實現(xiàn)根據(jù)配置文件自動化創(chuàng)建控件并布局,且可以自動解析接收到的數(shù)據(jù)
    發(fā)表于 12-10 08:41

    ADS7952當配置為手動模式時,SPI通信時最后兩幀的數(shù)據(jù)怎么配置

    ADS7952當配置為手動模式時,SPI通信時最后兩幀的數(shù)據(jù)怎么配置,看的是圖51,因為最后兩幀數(shù)據(jù)是要接受的,是最后兩個通道轉(zhuǎn)換的
    發(fā)表于 11-21 08:28

    CDCI6214采用FPGA配置后,沒有時鐘輸出怎么解決?

    (EEPROMSEL和REFSEL都去掉電阻懸空)我采用FPGA對CDCI6214進行了寄存器配置配置數(shù)據(jù)采用的是TICS PRO中的寄存器配置
    發(fā)表于 11-11 07:21

    PCM5142如何在FPGA中通過SPI配置寄存器?

    我們的連接方式是FPGA+PCM5142,是SPI模式。 1、沒有配置任何寄存器,采用默認配置,I2S24bit數(shù)據(jù)輸入,SCK=20.4
    發(fā)表于 10-31 07:29

    固化FPGA配置芯片的方式

    FPGA可以反復的重新配置,這就意味著設計者可以不斷的反復的下載設計的邏輯做驗證。如果出現(xiàn)錯誤或者需要升級,只需要修改設計,重新下載設計邏輯電路即可。FPGA雖然有重新配置的優(yōu)勢,帶來
    的頭像 發(fā)表于 10-24 18:13 ?1053次閱讀
    固化<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>芯片的方式

    一種簡單高效配置FPGA的方法

    本文描述了一種簡單高效配置FPGA的方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設備。這種方法減少了硬件組件、板空間和成本。
    的頭像 發(fā)表于 10-24 14:57 ?1363次閱讀
    一種簡單高效<b class='flag-5'>配置</b><b class='flag-5'>FPGA</b>的方法

    易靈思Trion FPGA PS配置模式--update(6)

    文件。注意修改Bitstream生成模式時,不需要進行工程的全編譯,只需運行最后一步數(shù)據(jù)流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的
    的頭像 發(fā)表于 07-23 08:48 ?924次閱讀
    易靈思Trion <b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b><b class='flag-5'>模式</b>--update(6)

    如何使用FX3同步從屬fifo模式通過FPGA傳輸傳感器數(shù)據(jù)

    我們正試圖使用 FX3 同步從屬 fifo 模式通過 FPGA 傳輸傳感器數(shù)據(jù)。 USB type-C 接口需要選擇一個多路復用器來決定使用哪一邊的 USB。 因此,我們考慮使用 FX3 GPIO
    發(fā)表于 07-17 08:04

    FPGA實現(xiàn)SDIO訪問需要注意的問題

    FPGA實現(xiàn)SDIO訪問時,需要注意以下幾個關(guān)鍵問題和細節(jié): 初始化過程: SDIO總線的初始化是確保FPGA與SD卡能夠正常通信的第一步。這包括設置時鐘頻率、配置數(shù)據(jù)傳輸
    發(fā)表于 06-27 08:38

    FPGA配置模式有哪些?具體配置過程是怎樣的?

    與CPLD不同,FPGA是基于門陣列方式為用戶提供可編程資源的,其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。那么是如何進行配置的呢?配置
    發(fā)表于 06-19 14:40