女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

啟用負(fù)時序檢查的步驟

sally100 ? 來源:數(shù)字ICer ? 作者:數(shù)字ICer ? 2022-10-19 09:46 ? 次閱讀

timing check

描述設(shè)計時序時,所有的時序檢查都有一個參考事件(reference event)和一個數(shù)據(jù)事件(data event),數(shù)據(jù)事件常常是數(shù)據(jù)信號,而參考事件常常是時鐘信號,它們通過一個布爾表達(dá)式相聯(lián)接,還包括一個可選的notifier寄存器選項,這個寄存器用來打印錯誤信息或者傳播X態(tài)。

檢查時序窗口的穩(wěn)定性,包括:setup、hold、setuphold、recovery、removal和recrem。

$setuphold

$setuphold(reference_event, data_event, setup_limit,hold_limit, notifier, [timestamp_cond, timecheck_cond,delayed_reference_signal, delayed_data_signal]);

其中setup limit 和hold limit 的數(shù)值是從SDF 文件取出反標(biāo)到網(wǎng)表上的。

$setup (data_event, reference_event, limit, notifier);

當(dāng)reference_event time - limit < data_event time < reference_event time時,就會報告setup time violations。

$hold (reference_event, data_event, limit, notifier);

當(dāng)reference_event time < data_event time < reference_event time + limit時,就會報告hold time violations。

$setuphold (reference_event, data_event, setup_limit, hold_limit, notifier);

setup和$hold 兩者的聯(lián)合。

例如:

setup (negedge d, posedge clk, 2, notifier); 和 $hold (posedge clk, negedge d, 1, notifier);

setup和hold都為正值:

如下面例子 setup limit 和 hold limit 都為正值:

$setuphold (posedge clock, data, 10, 11, notifyreg);

其中,data要在時鐘上升沿10ns保持穩(wěn)定(假設(shè)時間單位是ns),在clk上升沿之后11ns內(nèi)保持穩(wěn)定;如果在時鐘clk上升沿到來之前,data小于10ns或時鐘clk上升沿到來之之后小于11ns,則為時序違例;

d3d4b4ce-4ef0-11ed-a3b6-dac502259ad0.png

Positive Setup and Hold Limits

上圖中,可見,

對于setup檢查Data Event 要早于 Clock Event;

對于hold 檢查Data Event 要晚于 Clock Event;

符合這種情況的時序,setup limit 和 hold limit 用正值來表示。

setup為負(fù)值,hold都為正值:

在討論這個問題之前需要弄明白,我們現(xiàn)在所說的setup hold timing check是針對std cell的,在實際的std cell中不僅僅有DFF還有一些buffer之類的cell。

d417c41c-4ef0-11ed-a3b6-dac502259ad0.png

一個典型的std cell的簡化結(jié)構(gòu)如上圖所示,D1和D2表示兩個delay cell。而實際上我們要保證的是DFF的setup 和hold timing check是正值,由于D1和D2兩個cell的delay不同就導(dǎo)致了在對std cell做timing check時出現(xiàn)了負(fù)值的timing check。再次強(qiáng)調(diào),這里的負(fù)值的timing check是針對std cell的并不是針對DFF的。

d42bef32-4ef0-11ed-a3b6-dac502259ad0.png

當(dāng)標(biāo)準(zhǔn)單元內(nèi)部clk上有較長的延遲時,對于setup檢查Data Event就可以晚一些來,如果晚于Clock Event(時刻為 0),用負(fù)值來表示。

$setuphold (posedge clock, data, -10, 31, notifyreg);

d461c710-4ef0-11ed-a3b6-dac502259ad0.png

Negative Setup Limit

setup為正值,hold都為負(fù)值:

d47634a2-4ef0-11ed-a3b6-dac502259ad0.png


當(dāng)標(biāo)準(zhǔn)單元內(nèi)部data上有較長的延遲時,對于hold檢查Data Event就需要早一些來,如果早于Clock Event(時刻為 0),用負(fù)值來表示。$setuphold (posedge clock, data, 31, -10, notifyreg);

d493825a-4ef0-11ed-a3b6-dac502259ad0.png

Negative Hold Limit

需要注意的是不論setup 或者h(yuǎn)old出現(xiàn)負(fù)值,但setup和hold的和必須是正值。這是因為setup必然要發(fā)生在hold的前面。

$recrem

復(fù)位信號的恢復(fù)時間檢查:

$recovery (reference_event, data_event, limit, notifier);

當(dāng)data_event time - limit < reference_event time < data_event time時,就會報告recovery time violations。

復(fù)位信號的移除時間檢查

$removal (reference_event, data_event, limit, notifier);

當(dāng)data_event time < reference_event time < data_event time + limit時,就會報告removal time violations。

復(fù)位信號的恢復(fù)/移除時間檢查:

$recrem (reference_event, data_event, recovery_limit, removal_limit, notifier);

$recrem是$recovery和$removal兩者的聯(lián)合。

recovery (posedge clr, posedge clk, 2, notifier); 和 $removal (posedge clr, posedge clk, 3, notifier);

數(shù)據(jù)事件常常是時鐘信號,而參考事件常常是控制信號,比如清除信號或者置位信號,如下圖:

d4ac858e-4ef0-11ed-a3b6-dac502259ad0.png

啟用負(fù)時序檢查

當(dāng)時序存在負(fù)值時,必須要用 recrem 來表示;而不能用單獨的 hold,removal;

同時使用負(fù)時序檢查,必須在編譯設(shè)計時包含+neg_tchk和-negdelay選項。如果省略此選項,VCS將將所有負(fù)限制更改為0。

如果在+neg_tchk選項中包含 +no_notifier選項,則表示notifer寄存器不進(jìn)行翻轉(zhuǎn),X態(tài)不會傳播,但是vcs還是會報告timing violation;

相反,如果在+neg_tchk選項中包含+no_tchk_msg選項,則vcs不報告timing violation。但VCS仍然會創(chuàng)建時鐘和數(shù)據(jù)信號的延遲,并在存在時序違例時翻轉(zhuǎn)notifer寄存器。

+notimingcheck 表示在vcs編譯過程中不進(jìn)行 setuphold,recrem 等函數(shù)的編譯,vcs產(chǎn)生delayed_reference_signal 和delayed_reference_data但是不會去標(biāo)記這些delay的值,從而不進(jìn)行任何的timing檢查。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5421

    瀏覽量

    123280
  • VCS
    VCS
    +關(guān)注

    關(guān)注

    0

    文章

    80

    瀏覽量

    9842
  • 時鐘信號
    +關(guān)注

    關(guān)注

    4

    文章

    465

    瀏覽量

    29061
  • dff
    dff
    +關(guān)注

    關(guān)注

    0

    文章

    26

    瀏覽量

    3577

原文標(biāo)題:負(fù)時序檢查 Negative Timing Checks

文章出處:【微信號:數(shù)字ICer,微信公眾號:數(shù)字ICer】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    靜態(tài)時序的分析原理及詳細(xì)過程

    靜態(tài)時序分析是檢查IC系統(tǒng)時序是否滿足要求的主要手段。以往時序的驗證依賴于仿真,采用仿真的方法,覆蓋率跟所施加的激勵有關(guān),有些時序違例會被忽
    的頭像 發(fā)表于 11-25 11:03 ?1w次閱讀
    靜態(tài)<b class='flag-5'>時序</b>的分析原理及詳細(xì)過程

    UltraFast設(shè)計方法時序收斂快捷參考指南

    《UltraFast 設(shè)計方法時序收斂快捷參考指南》提供了以下分步驟流程, 用于根據(jù)《UltraFast設(shè)計方法指南》( UG949 )中的建議快速完成時序收斂: 1初始設(shè)計檢查:在實
    的頭像 發(fā)表于 11-05 15:10 ?5295次閱讀
    UltraFast設(shè)計方法<b class='flag-5'>時序</b>收斂快捷參考指南

    什么是時序分析?教你掌握FPGA時序約束

    時序分析本質(zhì)上就是一種時序檢查,目的是檢查設(shè)計中所有的D觸發(fā)器是否能夠正常工作,也就是檢查D觸發(fā)器的同步端口(數(shù)據(jù)輸入端口)的變化是否滿足建
    發(fā)表于 07-14 10:48 ?4477次閱讀
    什么是<b class='flag-5'>時序</b>分析?教你掌握FPGA<b class='flag-5'>時序</b>約束

    無法檢查啟用中斷

    我使用MSSP1作為SPI從機(jī)。在MCC-&GT;MSSP1-& GT寄存器中,我不能檢查應(yīng)該啟用中斷的SSPI框,而不是BCI框。如果我進(jìn)入中斷模塊,它將不允許我檢查CCP1和CCP2
    發(fā)表于 11-16 15:01

    時序約束的步驟分析

    FPGA中的時序問題是一個比較重要的問題,時序違例,尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序
    的頭像 發(fā)表于 12-23 07:01 ?2316次閱讀
    <b class='flag-5'>時序</b>約束的<b class='flag-5'>步驟</b>分析

    正點原子FPGA靜態(tài)時序分析與時序約束教程

    靜態(tài)時序分析是檢查芯片時序特性的一種方法,可以用來檢查信號在芯片中的傳播是否符合時序約束的要求。相比于動態(tài)
    發(fā)表于 11-11 08:00 ?66次下載
    正點原子FPGA靜態(tài)<b class='flag-5'>時序</b>分析與<b class='flag-5'>時序</b>約束教程

    VIVADO中時序報告中WNS、WHS、TNS、THS有什么含義

    。 WNS 代表最差負(fù)時序裕量 (Worst Negative Slack) TNS 代表總的負(fù)時序裕量 (Total Negative Slack),也就是
    的頭像 發(fā)表于 10-21 14:32 ?2.7w次閱讀
    VIVADO中<b class='flag-5'>時序</b>報告中WNS、WHS、TNS、THS有什么含義

    FPGA設(shè)計之時序約束四大步驟

    本文章探討一下FPGA的時序約束步驟,本文章內(nèi)容,來源于配置的明德?lián)P時序約束專題課視頻。
    發(fā)表于 03-16 09:17 ?3774次閱讀
    FPGA設(shè)計之<b class='flag-5'>時序</b>約束四大<b class='flag-5'>步驟</b>

    FPGA設(shè)計之時序約束

    上一篇《FPGA時序約束分享01_約束四大步驟》一文中,介紹了時序約束的四大步驟。
    發(fā)表于 03-18 10:29 ?1835次閱讀
    FPGA設(shè)計之<b class='flag-5'>時序</b>約束

    淺談FPGA的時序約束四大步驟

    很多讀者對于怎么進(jìn)行約束,約束的步驟過程有哪些等,不是很清楚。明德?lián)P根據(jù)以往項目的經(jīng)驗,把時序約束的步驟,概括分成四大步
    的頭像 發(fā)表于 07-02 10:56 ?5820次閱讀
    淺談FPGA的<b class='flag-5'>時序</b>約束四大<b class='flag-5'>步驟</b>

    如何檢查時序窗口的穩(wěn)定性

    描述設(shè)計時序時,所有的時序檢查都有一個參考事件(reference event)和一個數(shù)據(jù)事件(data event),數(shù)據(jù)事件常常是數(shù)據(jù)信號,而參考事件常常是時鐘信號,它們通過一個布爾表達(dá)式相聯(lián)接,還包括一個可選的notifi
    的頭像 發(fā)表于 10-19 09:47 ?5318次閱讀

    時序約束連載02~時序例外

    本文繼續(xù)講解時序約束的第四大步驟——時序例外
    的頭像 發(fā)表于 07-11 17:17 ?915次閱讀
    <b class='flag-5'>時序</b>約束連載02~<b class='flag-5'>時序</b>例外

    有源差分探頭的電壓限定和檢查步驟

    有源差分探頭的電壓限定和檢查步驟
    的頭像 發(fā)表于 08-15 15:40 ?906次閱讀
    有源差分探頭的電壓限定和<b class='flag-5'>檢查</b><b class='flag-5'>步驟</b>

    PLC時序圖的設(shè)計步驟

    電器硬件的工作中而引申出來的,借用它可以分析與確定相關(guān)的邏輯量間的時序關(guān)系。采用時序圖法設(shè)計 PLC 程序的一般步驟如下:
    的頭像 發(fā)表于 10-05 09:55 ?6114次閱讀

    電源時序器最簡單三個步驟是什么

    電源時序器是一種用于控制多個電源設(shè)備按特定順序開啟和關(guān)閉的設(shè)備。它可以廣泛應(yīng)用于各種電子設(shè)備、舞臺音響、照明系統(tǒng)等領(lǐng)域。以下是電源時序器最簡單三個步驟的介紹: 連接電源時序器 在開始使
    的頭像 發(fā)表于 07-08 14:39 ?2506次閱讀