女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體之選擇性外延工藝介紹

工程師鄧生 ? 來源:FindRF ? 作者:藍色大海 ? 2022-09-30 15:00 ? 次閱讀

選擇性外延工藝

通過圖形化硅氧化或氮化硅掩蔽薄膜生長,可以在掩蔽膜和硅暴露的位置生長外延層。這個過程稱為選擇性外延生長(SEG)。

下圖顯示了利用SEG SiC形成NMOS拉伸應(yīng)變溝道,以及利用SEG SiGe形成PMOS壓縮應(yīng)變溝道。

16dadddc-3bbb-11ed-9e49-dac502259ad0.png


多晶硅沉積

自從20世紀(jì)70年代中期離子注入被引入IC生產(chǎn)中作為硅摻雜工藝后,多晶硅就作為柵極材料使用,同時也廣泛用于DRAM芯片的電容器電極。

下圖顯示了多晶硅在先進DRAM 芯片上的應(yīng)用。

16fdb6cc-3bbb-11ed-9e49-dac502259ad0.png

硅化物疊在第一層多晶硅(Poly 1)上形成柵電極和局部連線,第二層多晶硅(Poly 2)形成源極/漏極和單元連線之間的接觸栓塞。

硅化物疊在第三層多晶硅(Poly 3)上形成單元連線,第四層多晶硅(Poly 4)和第五層多晶硅(Poly 5)則形成儲存電容器的兩個電極,中間所夾的是高介電系數(shù)的電介質(zhì)。

為了維持所需的電容值,可以通過使用高介電系數(shù)的電介質(zhì)減少電容的尺寸。

多晶硅沉積是一種低壓化學(xué)氣相沉積(UPCVD), 一般在真空系統(tǒng)的爐管中進行(見下圖) 。

1734cbda-3bbb-11ed-9e49-dac502259ad0.png


多晶硅沉積一般釆用硅烷(SiH4)化學(xué)反應(yīng)。高溫條件下硅烷將分解并在加熱表面形成硅 沉積,該化學(xué)反應(yīng)可以表示如下:

SiH4 --> Si+2H2

多晶硅也可以使用二氯W(SiH2Cl2, DCS)的化學(xué)反應(yīng)形成沉積。高溫狀態(tài)下DCS將和氫反應(yīng)并在加熱表面形成硅沉積,DCS過程需要的沉積溫度比硅烷過程高。

DCS的化學(xué)反應(yīng)為:

SiH2Cl2+H2 --> Si+2HCl

通過在反應(yīng)室內(nèi)(即爐管中)將三氫化碑(ah3 )、三氫化磷(PH3)或二硼烷的摻雜氣體直接輸入硅烷或DCS的硅材料氣體中,就可以進行臨場低壓化學(xué)氣相沉積(LPCVD)的多晶硅摻雜過程。

一般情況下,多晶硅沉積是在0.2-1 Torr的低壓條件及600 ~650攝氏度之間的沉積溫度下進行,使用純硅烷或以氮氣稀釋后純度為20% ~30%的硅烷。

這兩種沉積過程的沉積速率都在100?200A/min之間,主要由沉積時的溫度決定。晶圓內(nèi)的薄膜厚度不均勻性低于4%。

多晶硅沉積過程如下:

?系統(tǒng)閑置時注入吹除凈化氮氣

?系統(tǒng)閑置時注入工藝氮氣

?注入工藝氮氣并載入晶圓

?注入工藝氮氣并降下反應(yīng)爐管(鐘形玻璃罩)

?關(guān)掉氮氣,抽真空使反應(yīng)室氣壓降低到基本氣壓(小于2 mTorr)

?注入氮氣并穩(wěn)定晶圓溫度、檢查漏氣

?關(guān)掉氮氣,抽真空使氣壓回升到基本氣壓(小于2 mTorr)

?注入氮氣并設(shè)置工藝過程所需的氣壓(約250 mTorr)

?開啟SiH4氣流并關(guān)掉氮氣,開始沉積

?關(guān)掉硅烷氣流并打開柵極活塞,抽真空使氣壓回升到基本氣壓

?關(guān)閉柵極活塞,注入氮氣并將氣壓提高到一個大氣壓力

?注入氮氣降低晶圓溫度,然后升起鐘形玻璃罩

?注入工藝氮氣并卸載晶圓 ?

?系統(tǒng)閑置時注入吹除凈化氮氣

LPCVD多晶硅沉積過程主要由工藝溫度、工藝壓力、稀釋過程的硅烷分壓及摻雜物的濃度決定。雖然晶圓的間距和負載尺寸對沉積速率的影響較小,但對晶圓的均勻性相當(dāng)重要。

多晶硅薄膜的電阻率很大程度上取決于沉積時的溫度、摻雜物濃度及退火溫度,而退火溫度又會影響晶粒的大小。

增加沉積溫度將造成電阻率降低,提高摻雜物濃度會降低電阻率,較高的退火溫度將形成較大尺寸晶粒,并使電阻率隨之下降。

多晶硅的晶粒尺寸越大,其刻蝕工藝就越困難,這是因為大的晶粒尺寸將造成粗糙的多晶側(cè)壁,所以必須在低溫下進行多晶硅沉積以獲得較小的晶粒尺寸,經(jīng)過多晶硅刻蝕和光刻膠剝除,再經(jīng)過高溫退火形成較大的晶粒尺寸和較低的電阻率。

某些情況是在450攝氏度左右沉積非晶態(tài)硅后再進行圖形化、刻蝕及退火,最后形成具有更大、更均勻晶粒尺寸的多晶硅。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電容器
    +關(guān)注

    關(guān)注

    64

    文章

    6525

    瀏覽量

    101833
  • DRAM芯片
    +關(guān)注

    關(guān)注

    1

    文章

    88

    瀏覽量

    18267
  • PMOS
    +關(guān)注

    關(guān)注

    4

    文章

    266

    瀏覽量

    30305

原文標(biāo)題:半導(dǎo)體行業(yè)(一百三十三)——加熱工藝(十四)

文章出處:【微信號:FindRF,微信公眾號:FindRF】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    半導(dǎo)體選擇性外延生長技術(shù)的發(fā)展歷史

    選擇性外延生長(SEG)是當(dāng)今關(guān)鍵的前端工藝(FEOL)技術(shù)之一,已在CMOS器件制造中使用了20年。英特爾在2003年的90納米節(jié)點平面CMOS中首次引入了SEG技術(shù),用于pMOS源/漏(S/D
    的頭像 發(fā)表于 05-03 12:51 ?1480次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>選擇性</b><b class='flag-5'>外延</b>生長技術(shù)的發(fā)展歷史

    選擇性焊接的工藝流程及特點

    選擇性焊接的工藝流程及特點插裝元件的減少以及表面貼裝元件的小型化和精細化,推動了回流焊工藝的不斷進步,目前已取代波峰焊成為一種主流焊接工藝。然而,并非所有的元件均適宜回流焊爐中的高溫加
    發(fā)表于 04-07 17:17

    PCB選擇性焊接技術(shù)介紹

    PCB選擇性焊接技術(shù)介紹   pcb電路板工業(yè)工藝發(fā)展歷程,一個明顯的趨勢回流焊技術(shù)。原則上傳統(tǒng)插裝件也可用回流焊工藝,這就是通常所說的通孔回流焊接。其優(yōu)點是有可能在同一時間內(nèi)完成所有
    發(fā)表于 10-17 15:58

    PCB選擇性焊接技術(shù)詳細

    PCB選擇性焊接技術(shù)詳細  回顧近年來電子工業(yè)工藝發(fā)展歷程,可以注意到一個很明顯的趨勢就是回流焊技術(shù)。原則上傳統(tǒng)插裝件也可用回流焊工藝,這就是通常所說的通孔回流焊接。其優(yōu)點是有可能在同一時間內(nèi)完成
    發(fā)表于 10-18 16:32

    PCB選擇性焊接工藝難點解析

    PCB選擇性焊接工藝難點解析在PCB電子工業(yè)焊接工藝中,有越來越多的廠家開始把目光投向選擇焊接,選擇焊接可以在同一時間內(nèi)完成所有的焊點,使生
    發(fā)表于 09-13 10:25

    深度解析PCB選擇性焊接工藝難點

    深度解析PCB選擇性焊接工藝難點在PCB電子工業(yè)焊接工藝中,有越來越多的廠家開始把目光投向選擇焊接,選擇焊接可以在同一時間內(nèi)完成所有的焊點,
    發(fā)表于 09-23 14:32

    PCB選擇性焊接工藝難點解析

    的無鉛焊兼容,這些優(yōu)點都使得選擇焊接的應(yīng)用范圍越來越廣。選擇性焊接的工藝特點可通過與波峰焊的比較來了解選擇性焊接的工藝特點。兩者間最明顯的差
    發(fā)表于 10-31 13:40

    PCB板選擇性焊接工藝

    的無鉛焊接完全兼容。  選擇性焊接的工藝特點  可通過與波峰焊的比較來了解選擇性焊接的工藝特點。兩者間最明顯的差異在于波峰焊中PCB的下部完全浸入液態(tài)焊料中,而在
    發(fā)表于 09-10 16:50

    PCB選擇性焊接的工藝特點及流程

    夠與將來的無鉛焊兼容,這些優(yōu)點都使得選擇焊接的應(yīng)用范圍越來越廣。  選擇性焊接的工藝特點  可通過與波峰焊的比較來了解選擇性焊接的工藝特點。
    發(fā)表于 09-14 11:28

    一文讀懂選擇性焊接的工藝特點及流程

    選擇性焊接的流程包括哪些?選擇性焊接工藝有哪幾種?
    發(fā)表于 04-25 10:00

    選擇性焊接工藝技術(shù)的研究

    選擇性焊接工藝技術(shù)的研究烽火通信科技股份有限公司 鮮飛摘要: 本文介紹選擇性焊接的概念、特點、分類和使用工藝要點。
    發(fā)表于 12-19 08:19 ?14次下載

    半導(dǎo)體工藝氣相外延介紹

    半導(dǎo)體科學(xué)技術(shù)的發(fā)展中,氣相外延發(fā)揮了重要作用,該技術(shù)已廣泛用于Si半導(dǎo)體器件和集成電路的工業(yè)化生產(chǎn)。
    發(fā)表于 05-19 09:06 ?3888次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>工藝</b><b class='flag-5'>之</b>氣相<b class='flag-5'>外延</b><b class='flag-5'>介紹</b>

    半導(dǎo)體前端工藝:刻蝕——有選擇性地刻蝕材料,以創(chuàng)建所需圖形

    半導(dǎo)體制程工藝中,有很多不同名稱的用于移除多余材料的工藝,如“清洗”、“刻蝕”等。如果說“清洗”工藝是把整張晶圓上多余的不純物去除掉,“刻蝕”工藝
    的頭像 發(fā)表于 06-15 17:51 ?2569次閱讀
    <b class='flag-5'>半導(dǎo)體</b>前端<b class='flag-5'>工藝</b>:刻蝕——有<b class='flag-5'>選擇性</b>地刻蝕材料,以創(chuàng)建所需圖形

    半導(dǎo)體前端工藝(第四篇):刻蝕——有選擇性地刻蝕材料,以創(chuàng)建所需圖形

    半導(dǎo)體前端工藝(第四篇):刻蝕——有選擇性地刻蝕材料,以創(chuàng)建所需圖形
    的頭像 發(fā)表于 11-27 16:54 ?1159次閱讀
    <b class='flag-5'>半導(dǎo)體</b>前端<b class='flag-5'>工藝</b>(第四篇):刻蝕——有<b class='flag-5'>選擇性</b>地刻蝕材料,以創(chuàng)建所需圖形

    什么是高選擇性蝕刻

    華林科納半導(dǎo)體選擇性蝕刻是指在半導(dǎo)體制造等精密加工中,通過化學(xué)或物理手段實現(xiàn)目標(biāo)材料與非目標(biāo)材料刻蝕速率的顯著差異,從而精準(zhǔn)去除指定材料并保護其他結(jié)構(gòu)的工藝技術(shù)?。其核心在于通過
    的頭像 發(fā)表于 03-12 17:02 ?268次閱讀