女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

解決Vivado implementation擁塞的策略方法

倩倩 ? 來源:Hack電子 ? 作者:Hack電子 ? 2022-08-31 15:14 ? 次閱讀

摘要:根據(jù)官方說法,嘗試解決post route里面的擁塞問題,參考文章在策略中一些參數(shù)細(xì)節(jié)的配置方法。參考文章中的

Vivado strategies:

針對性能:

Perfornance_Explore

Perfornance_ExplorePostRouteFhsopt

Perfornance_WLBlockPlacement

Perfornance_WLBlockPlacementFanoutopt

Perfornance_NetDelay_high

Perfornance_NetDelay_low

Perfornance_Retiming

Perfornance_ExtraTimingOpt

Perfornance_Refineplacement

Perfornance_SpreadSLLs

Perfornance_BalanceSLLs

針對布線擁塞:

Congestion_ SpreadLogic_high

Congestion_ SpreadLogic_medium

Congestion_ SpreadLogic_low

Congestion_ SpreadLogic_Explore

以下三個針對SSI芯片:

Congestion_ SSI_SpreadLogic_high

Congestion_ SSI_SpreadLogic_low

Congestion_ SSI_SpreadLogic_Explore

針對資源:

Area_Explore

Area_ExploreSequential

Area_ExploreWithRemap

針對功耗:

Power_DefaultOpt

Power_ExploreArea

針對運(yùn)行時間:

Flow_RunPhysOpt

Flow_RunPos tRoutePhysOpt

Flow_Runtimcoptinized

擁塞報(bào)告

第一步:打開布局或者布線后的DCP文件

第二步:在菜單下,依次選擇Reports -> Report Design Analysis,彈出如下圖所示對話框,只選擇圖中的Congestion,即可生成擁塞報(bào)告。

5f17c67c-28fc-11ed-ba43-dac502259ad0.png

這里我們要格外關(guān)注Level列對應(yīng)的數(shù)據(jù),該列數(shù)據(jù)表明了擁塞程度。

5f48907c-28fc-11ed-ba43-dac502259ad0.png

對于擁塞程度(Congestion Level),我們有如下判定標(biāo)準(zhǔn):

擁塞程度≥7:設(shè)計(jì)幾乎不太可能收斂,布線極有可能失敗;

擁塞程度≥6:設(shè)計(jì)很難實(shí)現(xiàn)時序收斂,運(yùn)行時間會很長,而且很有可能出現(xiàn)布線失敗;

擁塞程度=5:存在一定難度實(shí)現(xiàn)設(shè)計(jì)收斂;

擁塞程度<5:可認(rèn)為設(shè)計(jì)不存在擁塞問題

我們再看看布線后生成的擁塞報(bào)告,如下圖所示。此時,我們要關(guān)注Type這一列。該列表明了擁塞的類型。

5f712226-28fc-11ed-ba43-dac502259ad0.png

通常,有三類擁塞類型:Global、Long和Short。造成這三類擁塞的原因是不同的。

Global:擁塞區(qū)域的Combined LUT過多,或者控制集過多;

Long:擁塞區(qū)域的BRAM、URAM和DSP過多,或者跨die路徑過多;

Short:擁塞區(qū)域的MUXF或Carry Chain過多;

明確了擁塞類型,就可知道造成擁塞的原因,再結(jié)合報(bào)告中顯示的擁塞區(qū)域,進(jìn)而查找到相應(yīng)的模塊,就可以有的放矢,解決擁塞問題。但是,在解決擁塞問題之前要確保設(shè)計(jì)滿足以下幾點(diǎn):

(1)約束是合理的

(2)Pblock之間沒有重疊

(3)不存在過大的Hold違例(WHS < -0.4ns)

測試

首先看擁塞的等級,可以分別采用Congestion_ SpreadLogic_high、Congestion_ SpreadLogic_medium等不同的策略去解決。

我在跑版本的時候發(fā)現(xiàn),有的版本時序還行,但是功能完全不正確,warning比功能正確的版本要多。考慮到可能是策略不同所致,所以進(jìn)行了一些關(guān)于策略測試,不是很明白策略,只是單純的跑版本進(jìn)行測試。

具體策略每項(xiàng)的介紹可以看這篇文章:【vivado UG學(xué)習(xí)】Implementation策略學(xué)習(xí)_lu-ming.xyz的博客-CSDN博客_vivado 實(shí)現(xiàn)策略(https://blog.csdn.net/lum250/article/details/119920135)

在有擁塞的時候,使用congestion_spreadlogic_high策略,但是好像很容易會造成版本的unlock,這點(diǎn)不是很確定。

以058版本為例,時序在-0.5的版本是不行的,一般要在-0.5以內(nèi),-0.4的樣子

5f9b6644-28fc-11ed-ba43-dac502259ad0.png

5fde8f82-28fc-11ed-ba43-dac502259ad0.png

第一次修改策略,其它不變,只改HigherDelayCost

6005f9f0-28fc-11ed-ba43-dac502259ad0.png

第二次修改策略,有unlock的問題:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:AggressiveExplore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60318bd8-28fc-11ed-ba43-dac502259ad0.png

第三次修改策略:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:ExploreWithHoldFix

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60611c72-28fc-11ed-ba43-dac502259ad0.png

第四次修改策略:(無unlock問題,功能沒太大問題)

opt_design:Explore

place_design:AtspeedLogic_high

phys_opt_design:AggressiveExplore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

608b9f4c-28fc-11ed-ba43-dac502259ad0.png

058錯誤版本,無unlock問題,但是功能有問題:(同策略下跑出過正常版本很奇怪)

opt_design:ExploreArea

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60bcc9d2-28fc-11ed-ba43-dac502259ad0.png

058正式版本:(無lock問題,功能正確,時序微差)

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

13 critical warning

354 warning

WNS:-0.429

TNS:-4010.661

057版本測試

057-0606(未通過)

opt_design:Explore

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

phys_opt_design:Explore

53 critical warnings

273 warnings

WNS:-0.438ns

總結(jié)

根據(jù)測試,簡單的判斷下來,在高LUT使用率以及擁塞的版本下,可暫時使用如下策略,雖然同策略跑出的其他版本在prach測試時有點(diǎn)偏差,但是不能夠確定是環(huán)境問題還是代碼問題:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable or ennable)phys_opt_design:Explore

在使用策略的時候可以先不用更改策略內(nèi)的項(xiàng),用每個策略的默認(rèn)項(xiàng),待時序很差或者擁塞依舊不通過或者功能不正確時,再考慮更改某些項(xiàng)。

目前看下來,當(dāng)LUT使用過多,并且時序差的時候會有擁塞、unlock以及功能不正確的現(xiàn)象。我在使用congestion_spreadlogic_high策略的時候,很容易會有unlock的現(xiàn)象。功能不正確伴隨著的是時序竟然會好,這點(diǎn)很奇怪,感覺是由于策略過于激進(jìn)優(yōu)化掉了很多東西,造成了更多的warning(DRC警告)。

不過這三個問題在不改代碼的前提下,可以去通過更改策略解決。

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    790

    瀏覽量

    84887
  • 擁塞
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    9523
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    828

    瀏覽量

    68206

原文標(biāo)題:解決Vivado implementation擁塞的策略方法

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?361次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的精簡設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?389次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    電機(jī)大范圍調(diào)速的綜合電壓調(diào)制策略

    使用DPWM策略,并提出一種基于零矢量分配的過渡策略,使得兩種調(diào)制方式可以平滑的過渡。這種方法使得電壓波形質(zhì)量,開關(guān)損耗以及電壓線性范圍得到優(yōu)化。最后,搭建了基于Simulink的仿真模型,結(jié)果表明提出的
    發(fā)表于 04-01 14:51

    AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡介

    本文檔涵蓋了如何驅(qū)動 AMD Vivado Design Suite 來分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?480次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計(jì)分析簡介

    Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:28 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    Vivado之實(shí)現(xiàn)布局布線流程介紹

    一、前言 本文將介紹Vivado進(jìn)行綜合,以及布局布線的內(nèi)部流程,熟悉該流程后結(jié)合Settings中對應(yīng)的配置選項(xiàng),對于時序收斂調(diào)試將更具有針對性。 二、Implementation(實(shí)現(xiàn)) 實(shí)現(xiàn)
    的頭像 發(fā)表于 12-06 09:08 ?1594次閱讀
    <b class='flag-5'>Vivado</b>之實(shí)現(xiàn)布局布線流程介紹

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?4434次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1069次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    使用Vivado通過AXI Quad SPI實(shí)現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個簡單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?1293次閱讀
    使用<b class='flag-5'>Vivado</b>通過AXI Quad SPI實(shí)現(xiàn)XIP功能

    Vivado使用小技巧

    有時我們對時序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報(bào)告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?886次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是在Vivado里面打開用sublime寫的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?2162次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1666次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?2298次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    TCS系統(tǒng)的核心控制策略方法

    策略方法 控制策略:TCS系統(tǒng)運(yùn)用了一系列高級控制理論,包括邏輯閾值、比例積分微分(PID)控制、模糊邏輯和神經(jīng)網(wǎng)絡(luò)技術(shù)。這些控制策略使系統(tǒng)能夠快速準(zhǔn)確地對各種復(fù)雜的駕駛狀況進(jìn)行響應(yīng)
    的頭像 發(fā)表于 08-29 11:25 ?1439次閱讀