楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Xcelium Apps，該系列技術(shù)基于 Cadence? Xcelium? Logic Simulator 內(nèi)核原生實現(xiàn)，可為汽車電子、移動設(shè)備和超算系統(tǒng)等特定領(lǐng)域設(shè)計團隊帶來最強的驗證性能提升。通過 Xcelium Apps 的靈活搭配，客戶可提高多達 10 倍的回歸吞吐量。

Xcelium 應(yīng)用程序系列產(chǎn)品包括：

機器學(xué)習(xí)：

Xcelium Machine Learning（ML）App 利用專有的機器學(xué)習(xí)技術(shù)來縮短回歸時間，可從以往的回歸過程中學(xué)習(xí)并指導(dǎo) Xcelium 隨機引擎，在實現(xiàn)相同覆蓋率的前提下大幅度減少仿真周期，或者在特定的覆蓋點產(chǎn)生激勵捕捉更多的 bug。

混合信號：

Xcelium Digital Mixed-Signal（DMS）App 支持與 Cadence Spectre? SPICE 模擬電路的原生數(shù)模協(xié)同軟件仿真，以及基于 SystemVerilog 實數(shù)模型的高級仿真。

多核：

Xcelium Multi-Core（MC）App 可實現(xiàn) Xcelium 內(nèi)核級多線程處理，顯著縮短長期運行的高活性測試運行時間，例如門級設(shè)計測試（DFT）仿真。

安全：

Xcelium Safety App 支持串行和并發(fā)故障仿真，結(jié)合由 Jasper? Safety、vManager? Safety 和 Midas? Safety Planner 組成的 Cadence 安全驗證全流程，可高效地執(zhí)行安全錯誤注入以符合 ISO 26262 標(biāo)準要求。

功耗回放：

Xcelium PowerPlayback App 通過Palladium? 硬件仿真器捕獲數(shù)十億規(guī)模 SoC 設(shè)計的門級網(wǎng)表波形，進行時序反標(biāo)后在 Xclium 上進行大規(guī)模并行回放，以達到毛刺精確的功耗估計。

X - Pessimism：

Xcelium X - Pessimism Removal（XPR）App 采用先進算法，使軟件仿真中“X”值的傳播更加準確，從而縮短調(diào)試時間。

“Xcelium Apps 進一步提升了邏輯仿真性能，”Cadence 資深副總裁兼系統(tǒng)與驗證事業(yè)部總經(jīng)理 Paul Cunningham 表示，“這些應(yīng)用程序通過針對特定領(lǐng)域的相關(guān)技術(shù)來實現(xiàn)當(dāng)代 SoC 中 IP 和全芯片設(shè)計驗證的性能最大化。”

除了 Xcelium Apps 和 Xcelium Logic Simulator，Cadence 驗證全流程還包括 Palladium Z2 硬件仿真、Protium? X2 原型設(shè)計、Jasper Formal Verification Platform 形式驗證平臺、Helium? Virtual 和 Hybrid Studio、vManager Verification Management Platform 驗證管理平臺，存儲器和外設(shè)接口 VIP 以及系統(tǒng) VIP。Cadence 驗證全流程是 Cadence 智能系統(tǒng)設(shè)計 （Intelligent System Design?）戰(zhàn)略的一部分。

客戶評價

Alif Semiconductor 工程部副總裁 Edward Youssoufian：

“Alif Semiconductor 把 Cadence 的 Xcelium Logic Simulator 作為人工智能/機器學(xué)習(xí)和物聯(lián)網(wǎng)設(shè)計驗證流程的一部分，幫助我們加快完成仿真任務(wù)。我們還利用 Xcelium DMS 應(yīng)用程序結(jié)合主體軟件仿真器來驗證我們的混合信號設(shè)計。借助 Xcelium 仿真器，我們可以按時實現(xiàn)驗證收斂，達成我們的上市時間目標(biāo)。”

杰發(fā)科技系統(tǒng)級芯片設(shè)計總監(jiān) Yi Gu：

“我們使用 Cadence Xcelium Logic Simulator 來驗證我們的設(shè)計，在這方面我們擁有豐富的經(jīng)驗。新的 Xcelium Apps 是 Xcelium 仿真器的有益延伸，讓我們可以隨時在原生引擎上靈活應(yīng)用各種先進新技術(shù)。我們的汽車芯片必須通過 ISO 26262 標(biāo)準，而 Xcelium Safety App 幫助我們確保合規(guī)性，同時利用最先進的驗證技術(shù)來找到設(shè)計中的深層 bug。”

Realtek 副總裁兼發(fā)言人 Yee - Wei Huang：

“新的 Cadence Xcelium PowerPlayback App 幫助我們團隊在設(shè)計周期的早期階段準確計算功耗。包括 Xcelium PowerPlayback App 在內(nèi)的 Xcelium Apps 可以讓我們應(yīng)用Xcelium Logic Simulator 的特定功能來完成各種驗證需求，確保設(shè)計功能正確，滿足緊迫的芯片面市時間要求。”

瑞薩電子汽車 SoC 業(yè)務(wù)部杰出工程師 Tatsuya Kamei：

“ 作為我們驗證流程的一部分，Cadence Xcelium Machine Learning App 通過更少的回歸測試用例來加速覆蓋率收斂，解決了我們急迫的驗證期限問題，并最大限度地提高了整體驗證性能和驗證效率。”

意法半導(dǎo)體微控制器和數(shù)字集成電路事業(yè)群射頻及通信部設(shè)計經(jīng)理 Roberto Mattiuzzo：

“我們團隊使用 Cadence Xcelium Logic Simulation 來滿足驗證需求，在這方面我們擁有豐富的經(jīng)驗。而新的 Xcelium Apps 進一步擴展了該平臺的能力。Xcelium Multi-Core App 使我們能夠利用多核計算來縮短耗時冗長的 DFT 仿真時間。這些 Xcelium Apps 可實現(xiàn)及時的驗證收斂，我們打算在后面的驗證流程中持續(xù)使用。”