隨著5G、人工智能、物聯(lián)網(wǎng)、汽車電子等新興應(yīng)用的崛起,ADC作為信號鏈核心的地位仍在提升。距離我們上一次挖掘ADC新品,已經(jīng)過去了不少時日。每一次行業(yè)內(nèi)新的ADC產(chǎn)品發(fā)布都能帶給我們不少的驚喜,這一次也不會例外。
ADI ADC新品AD4134
AD4134,一款24位的4通道同步采樣無混疊ADC,主要針對航空航天、醫(yī)療設(shè)備、工業(yè)自動化以及儀器儀表測量領(lǐng)域應(yīng)用開發(fā)。該新品最大的特點(diǎn)就是能有效抑制ADC混疊頻帶附近的信號。
ADI ADC新品AD4134
AD4134,一款24位的4通道同步采樣無混疊ADC,主要針對航空航天、醫(yī)療設(shè)備、工業(yè)自動化以及儀器儀表測量領(lǐng)域應(yīng)用開發(fā)。該新品最大的特點(diǎn)就是能有效抑制ADC混疊頻帶附近的信號。

(圖源:ADI)
首先看看它的抗混疊能力。AD4134采用了連續(xù)時間Σ-Δ(CTSD)調(diào)制方案,消除了一般設(shè)計(jì)里所需的位于Σ-Δ調(diào)制器之前的開關(guān)電容電路采樣,放寬了對ADC輸入驅(qū)動的要求。CTSD架構(gòu)本身就能抑制ADC混疊頻帶附近的信號,并且不需要復(fù)雜的外部抗混疊濾波器。在AD4134高性能模式下,抗混疊抑制典型值高達(dá)102.5dB。
高抗混疊之外,它的其他關(guān)鍵性能也是毫無爭議的行業(yè)一流。其失調(diào)誤差漂移不超過0.9 μV/C,增益漂移不超過2ppm/℃,積分非線性為2ppm,在1kHZ的輸入信號音下總諧波失真典型值為-120dB。這些特性使得系統(tǒng)性性能得到了大幅改善,在溫度、壓力、振動、沖擊等各類傳感器中都能發(fā)揮出出色的實(shí)力。
在AD4134的四個通道中,每個通道均有CTSD調(diào)制器和數(shù)字抽取與濾波路徑,能同時對四個獨(dú)立的信號源采樣。每個信號測量支持391.5 kHz的最大輸入帶寬,四個信號測量之間實(shí)現(xiàn)了嚴(yán)密的相位匹配。
AD4134集成了異步采樣速率轉(zhuǎn)換器,能利用插值和重采樣技術(shù)精準(zhǔn)地控制抽取率,進(jìn)而控制ODR。AD4134支持從0.01 kSPS到1496 kSPS的寬范圍ODR頻率,調(diào)整分辨率小于0.01 SPS。異步采樣速率轉(zhuǎn)換器不再需要將數(shù)字后端的高頻低抖動主時鐘路由到各ADC,因此可簡化中等帶寬數(shù)據(jù)采集系統(tǒng)的時鐘分配要求。
AD4134還支持靈活且獨(dú)立的數(shù)據(jù)接口,既可充當(dāng)總線主機(jī),也可充當(dāng)從機(jī),具有各種時鐘選項(xiàng),支持多種通信總線協(xié)議。而在封裝上,器件采用8 mm×8 mm、56引腳引線框架芯片級封裝。
TI ADC新品ADS7067
在推出了幾款汽車類應(yīng)用的同步采樣ADC后,這一次TI最新推出的ADS7067是具有GPIO和SPI的八通道16位SAR ADC。

(圖源:TI)
該ADC在保證了一流的同類產(chǎn)品性能的前提下,大幅減少了外部組件,對減小系統(tǒng)整體的尺寸有相當(dāng)大的助力。ADS7067具有集成的無電容基準(zhǔn)和基準(zhǔn)緩沖器,因此無需較多的外部組件,其本身也只有1.62mm×1.62mm,可以大幅減小整體解決方案尺寸。
ADS7067本身也具備出色的交/直流性能,90dB的SNR,-100dB的THD,800kSPS的采樣率能做到無延遲輸出,同時在內(nèi)部改善了失調(diào)電壓和漂移。內(nèi)置的失調(diào)電壓校準(zhǔn)功能,可在系統(tǒng)的寬工作范圍內(nèi)提高精度,可編程均值濾波器可實(shí)現(xiàn)更高的分辨率測量。ADS7067 的八個通道可以單獨(dú)配置為模擬輸入、數(shù)字輸入或數(shù)字輸出,以實(shí)現(xiàn)更小的系統(tǒng)尺寸,并簡化混合信號反饋和數(shù)字控制的電路設(shè)計(jì)。
ADS7067具備增強(qiáng)型的SPI數(shù)字接口,擁有60MHz的高速,能夠支持器件以較低的時鐘速度實(shí)現(xiàn)高數(shù)據(jù)吞吐量。這種配置進(jìn)一步簡化了整個器件的布局并能降低成本。晶圓級芯片封裝讓這個新ADC能適應(yīng)任何空間受限的應(yīng)用。
小結(jié)
這兩款新品一個顯著抑制ADC混疊,一個大幅降低系統(tǒng)尺寸,反映出了ADC這個核心器件的發(fā)展方向,如何在大幅提高數(shù)據(jù)吞吐量和帶寬的同時盡可能減小功耗和尺寸,是每一個ADC廠商都在攻克的課題。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報(bào)投訴
-
ADI
+關(guān)注
關(guān)注
148文章
46016瀏覽量
258178 -
ti
+關(guān)注
關(guān)注
113文章
8015瀏覽量
214282 -
adc
+關(guān)注
關(guān)注
99文章
6626瀏覽量
548125
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
求助,關(guān)于ADXL382混疊和ODR=32Khz時的輸出噪聲問題求解
1、ODR=16KHz參數(shù)配置。
當(dāng)振動臺頻率為8100Hz時,發(fā)生混疊,頻率混疊為7900Hz。如何解決混
發(fā)表于 04-16 08:10
低通抗混疊的頻率選多少為好?
需要采集壓電式加速度傳感器產(chǎn)生的低頻信號,1kHz以下,采用電荷放大器將電荷信號轉(zhuǎn)成電壓信號(幾十mV),然后經(jīng)過低通抗混疊,積分,和高通,再經(jīng)過放大給AD采集,AD擬采用ADS8519的±10V
發(fā)表于 12-20 10:12
ADS7066有可編程濾波器,請問使用該濾波器時,是否可以簡化設(shè)計(jì)抗混疊濾波的截止頻率?
我看ADS7066有可編程濾波器,請問使用該濾波器時,是否可以簡化設(shè)計(jì)抗混疊濾波的截止頻率?是否會有像SD ADC一樣的過采樣效果?
例如,采樣10KHz采樣頻率,設(shè)置過采樣為16倍
發(fā)表于 11-25 07:29
為什么Δ-∑型ADC的前級僅需要簡單的RC抗混疊濾波電路?
我想請教下,為什么Δ-∑型ADC的前級僅需要簡單的RC抗混疊濾波電路,理論上它和SAR型ADC一樣都是開關(guān)電容輸入結(jié)構(gòu),應(yīng)該對于輸入端的電
發(fā)表于 11-18 08:19
驅(qū)動流水線型ADS5500 ADC的運(yùn)放電路抗混疊RC阻容設(shè)計(jì)是否與SAR ADC一樣的呢?
由于使用流水線型ADC ADS5500,驅(qū)動流水線型ADS5500 ADC的運(yùn)放電路抗混疊RC阻容設(shè)計(jì)是否與SAR
發(fā)表于 11-18 07:22
ADC3663數(shù)字濾波器如何使用呢?
板上用到了ADC3663,看數(shù)據(jù)手冊上,它可以有數(shù)字濾波功能,甚至不需要前級的抗混疊濾波器(這么理解對嗎)。
我想問下,這個數(shù)字濾波器如何使用呢?咱們是否有推薦的資料,如源碼等。
因
發(fā)表于 11-18 07:12
TLV320芯片內(nèi)部自帶數(shù)字濾波功能,請問linein進(jìn)來的模擬信號是否是先經(jīng)過ADC的超采樣?
TI的工程師您好:
目前我們公司正在使用這一顆codec進(jìn)行圖紙繪制,請幫忙確認(rèn)我理解的這顆芯片adc 部分的抗混疊濾波實(shí)現(xiàn)是否正確。
貴司的這顆TLV320芯片內(nèi)部自帶數(shù)字濾波
發(fā)表于 10-09 08:04
用THS4522作為ADC的有源抗混疊濾波器可以嗎?
做一個數(shù)據(jù)采集 用的是ads4522采集的信號為10M一下的寬帶信號,ADS4522評估板推薦用THS4509作為ADC的驅(qū)動,不知我用THS4522作為ADC的有源抗混
發(fā)表于 09-10 07:41
想設(shè)計(jì)10M的抗混疊低通濾波器,是不是不能用webench?
想問一下,想設(shè)計(jì)10M的抗混疊低通濾波器,是不是不能用webench。
發(fā)表于 09-04 08:04
圖中紅色框中是抗混疊電路,那么這個截止頻率應(yīng)該怎么計(jì)算?
上圖是OPA189手冊中推薦的一個電路,我的問題是圖中紅色框中是抗混疊電路,那么這個截止頻率應(yīng)該怎么計(jì)算,我一開始認(rèn)為計(jì)算公式是:
f=1/{2*pi*(R1+R2)*C2},后來我發(fā)現(xiàn)那電容
發(fā)表于 08-13 07:38
使用OPA4192設(shè)計(jì)的抗混疊模擬濾波,軟件仿真得到的截止頻率與實(shí)際的不符是怎么回事?
使用OPA4192設(shè)計(jì)的抗混疊模擬濾波,使用軟件仿真得到的截止頻率是60k,但在實(shí)際電路中,-3dB點(diǎn)的頻率是76k,這是什么原因?qū)е碌难?
發(fā)表于 08-02 09:43
求助,關(guān)于OPA2828設(shè)計(jì)抗混疊濾波器的疑惑求解
1、德州儀器信號鏈資料里面提到的設(shè)計(jì)抗混疊濾波器的阻帶頻率為Fs(采樣率)-信號頻率,根據(jù)ADC位數(shù),設(shè)置它的阻帶衰減;
而,TI precision labs
發(fā)表于 07-30 08:26
評論