Cadence 和 TSMC 聯手進行 N3 和 N4 工藝技術合作， 加速賦能移動、人工智能和超大規模計算創新

雙方共同客戶現可廣泛使用已經認證的 N3 和 N4 流程 PDK 進行設計

完整、集成化的 RTL-to-GDS 流程，面向 N3 和 N4 工藝技術，旨在達成最佳 PPA 目標

中國上海，2021 年 10 月 22 日—楷登電子（美國 Cadence 公司，NASDAQ：CDNS）宣布，其數字和定制/模擬流程已獲得 TSMC N3 和 N4 工藝技術認證，支持最新的設計規則手冊（DRM）。通過持續合作，Cadence 和 TSMC 發布了 TSMC N3 和 N4工藝相應的工藝設計套件（PDK），以加速移動、人工智能和超大規模計算應用的創新。此外，兩家公司的共同客戶已經成功流片，驗證了 Cadence 流程和 TSMC 工藝技術所帶來的優勢。

Cadence 數字和定制/模擬先進工藝節點解決方案支持 Cadence 智能系統設計（Intelligent System Design）戰略，旨在系統級芯片（SoC）上實現卓越設計，如需了解更多信息，請訪問：

www.cadence.com/go/advndtsmc34（復制至瀏覽器打開或點擊文末閱讀原文）。

N3 和 N4 工藝的數字流程認證

Cadence 與 TSMC 密切合作，為 TSMC 先進的 N3 和 N4 工藝技術優化數字流程，以幫助客戶實現功耗、性能和面積（PPA）目標并加快產品上市。完整、集成的 RTL 到 GDS 流程包括 CadenceInnovus Implementation System 設計實現系統、Liberate Characterization Solution、Quantus Extrction Solution 寄生提取解決方案、Quantus Field Solver、Tempus Timing Sighoff Solution 時序簽核解決方案和 ECO Option，以及 Voltus IC Power Integrity Solution。此外，Cadence Genus Synthesis Solution 綜合解決方案和預測性的 iSpatial 技術也可用于 N3 和 N4 工藝技術。

該數字全流程使客戶能夠成功地基于 TSMC 的 N3 和 N4 工藝進行設計，其中包括：

高效處理大型設計庫

在多種單元高度、閾值電壓和驅動強度中，Cadence 流程有效地處理這些大型庫，確保日益復雜的設計能夠實現最佳運行時間。

時序分析準確度

N3 技術需要在庫單元表征和靜態時序分析（STA）期間有額外的準確性。Cadence 流程經過了加強改進，可以解決所有 N3 時序表征和簽核的要求。

準確的電源簽核

增加了對 N3 工藝要求的精確漏電計算和新 N3 單元的靜態功耗計算的支持。N3 功耗計算的準確度包括不同的功耗成份，例如開關功耗、內部功耗和泄漏功耗，已經在多個工作工藝環境、溫度和電壓下得到驗證。Cadence 流程符合所有 N3 電源簽核的要求。

N3 和 N4 工藝的定制化/模擬工具套件認證

Cadence 持續與 TSMC 工程師的長期合作，提供全面的定制 IC、模擬、EM-IR 和混合信號設計解決方案，以解決在 TSMC N3 和 N4 工藝中，設計定制和模擬 IP 時遇到的挑戰和復雜問題。通過這次合作，Cadence Virtuoso Design Platform、Spectre Simulation Platform 和 Voltus-Fi Custom Power Integrity Solution 已經達到了最新的 TSMC N3 和 N4 工藝的 PDK 要求。

N3 和 N4 工藝技術的定制 IC 設計流程包括以下設計解決方案：

Spectre Simulation Platform

提供全面的時域和頻域分析能力，包括交流、直流和瞬態仿真，重點是利用 Voltus-Fi Custom Power Integrity Solution 管理大型器件和互連寄生網絡、諧波平衡、噪聲分析和 EM-IR。

Virtuoso Schematic Editor

提供設計捕捉，并驅動 Virtuoso Layout Suite，實現原理圖驅動的版圖設計。

Virtuoso ADE Suite

與 Spectre X Simulator 集成，有效的管理環境仿真、統計分析、設計中心化和電路優化。

Virtuoso Layout Suite EXL

為高效的版圖實現提供了先進的版圖環境，利用交互式的、輔助的性能，提升了獨特的基于行的實現方法，用于布局、布線、Filler 和 Dummy 的插入。

混合信號實現流程

在 Virtuoso Design Platform 和 Innovus Implementation System 之間緊密集成，通過一個共同的混合信號開放數據庫，為混合信號設計提供更強大的實現方法學，提高工程生產力。

此外，Virtuoso 和 Spectre 平臺均已獲得 TSMC N3 和 N4 工藝技術的認證。

“通過與 Cadence 的持續合作，我們的客戶能夠利用經認證的流程為我們先進的 N3 和 N4 工藝技術提高生產力。”TSMC 設計基礎管理副總裁 Suk Lee 說，“TSMC 和 Cadence 的共同努力，將幫助新一代移動、人工智能和超大規模計算應用的客戶，輕松地實現 PPA 目標并快速將差異化產品推向市場。”

“通過與 TSMC 的緊密合作，利用 TSMC 的 N3 和 N4 工藝技術以及我們的數字工具流程和定制/模擬流程方案，我們的客戶可以獲得最先進的技術和能力，打造極具競爭力的設計。”Cadence 公司資深副總裁兼數字與簽核事業部總經理滕晉慶 Chin-Chi Teng 博士表示，“我們不斷汲取共同客戶的意見，以了解他們的實際設計要求，他們的反饋使我們能夠相應地調整我們的流程，進而幫助他們實現卓越的系統級芯片設計。”

責任編輯：haq