女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在FPGA中如何通過(guò)ICAP原語(yǔ)實(shí)現(xiàn)Multiboot?

FPGA之家 ? 來(lái)源:林深雜談 ? 作者:林深雜談 ? 2021-05-11 14:20 ? 次閱讀

FPGA的MultiBoot功能可以支持遠(yuǎn)程動(dòng)態(tài)更新bitstream images,實(shí)現(xiàn)bitstream images的實(shí)時(shí)切換。在MultiBoot配置過(guò)程中檢測(cè)到錯(cuò)誤時(shí),F(xiàn)PGA可以觸發(fā)fallback 功能,以確保可以將已知良好的設(shè)計(jì)加載到器件中。

MultiBoot的大致過(guò)程如下圖:

f204ff4a-b20b-11eb-bf61-12bb97331649.png

MultiBoot的配置文件由兩個(gè)比特流文件生成,第一個(gè)為備份文件,永遠(yuǎn)都不會(huì)變,稱為Golden_image,從Flash的0地址存儲(chǔ)。

第二個(gè)為更新文件,后面遠(yuǎn)程更新,更新的就是這個(gè)文件,稱為Update_image,存放在某個(gè)地址處,這個(gè)地址有熱啟動(dòng)地址寄存器(WBSTAR)指定。

配置過(guò)程大致如下:FPGA從FLASH的0地址處讀取配置,遇到IPROG Command命令時(shí),跳轉(zhuǎn)到WBSTAR寄存器指定的地址,該地址存放Update_image的地址,此時(shí)FPGA嘗試加載該地址處的比特流文件,配置成功的話,就執(zhí)行該配置的功能。如果遇到配置錯(cuò)誤,則觸發(fā)FallBack,F(xiàn)PGA重新加載Golden_image。

1、ICAPE3 接口

FPGA實(shí)現(xiàn)IPROG通常有兩種方式,一種是通過(guò)ICAP配置,一種是把相關(guān)指令嵌入bit文件中。與通過(guò)bit文件實(shí)現(xiàn)IPROG相比,通過(guò)ICAP更靈活。

在Xilinx FPGA 中ICAP(Internal Configuration Access Port) 指的是內(nèi)部配置訪問(wèn)端口,其主要作用是通過(guò)內(nèi)部配置訪問(wèn)端口(ICAP),用戶可以在FPGA邏輯代碼中直接讀寫(xiě)FPGA內(nèi)部配置寄存器(類(lèi)似SelectMAP),從而實(shí)現(xiàn)特定的配置功能,例如Multiboot。

ICAP目前為止有三個(gè)版本,包括ICAP,ICAPE2以及ICAPE3。UltraScale系列對(duì)應(yīng)ICAPE3,7系列對(duì)應(yīng)ICAPE2,7系列之前的對(duì)應(yīng)ICAP。

以下以ICAPE3 為例,ICAPE3 的接口如下:

f265be16-b20b-11eb-bf61-12bb97331649.png

f27218b4-b20b-11eb-bf61-12bb97331649.png

f2a5ad1e-b20b-11eb-bf61-12bb97331649.png

2、IPROG指令

每個(gè)UltraScale系列的FPAG包括2個(gè)ICAPE3,但實(shí)際使用時(shí)只能例化并使用一個(gè),默認(rèn)頂部ICAPE3, 初級(jí)玩家采用默認(rèn)的即可。

IPROG指令的作用跟外部Program_B管腳的作用類(lèi)似,都是對(duì)FPGA芯片進(jìn)行復(fù)位操作,該復(fù)位操作對(duì)FPGA內(nèi)部的應(yīng)用程序進(jìn)行復(fù)位,復(fù)位過(guò)程中除專(zhuān)用配置管腳和JTAG管腳,其他輸入/輸出管腳均為高阻態(tài),同時(shí)IPROG指令不能復(fù)位專(zhuān)用重配置邏輯,如WBSTAR寄存器、TIMER寄存器、BSPI寄存器和BOOTSTS寄存器。IPROG指令能夠觸發(fā)FPGA開(kāi)啟初始化流程,同時(shí)拉低INIT和Done信號(hào)。完成復(fù)位操作后,將默認(rèn)的加載地址用熱啟動(dòng)地址寄存器(Warm Boot Start Address,WB-STAR)中的新地址替換。

通過(guò)ICAP發(fā)送IPROG指令實(shí)現(xiàn)Multiboot的步驟如下:

f2d4d8d2-b20b-11eb-bf61-12bb97331649.png

首先寫(xiě)入同步頭 32’hAA995566, 然后將需要跳轉(zhuǎn)到的bit文件的起始地址寫(xiě)入WBSTAR寄存器,最后寫(xiě)入IPROG(internal PROGRAM_B)指令。

WBSTAR寄存器的格式,根據(jù)自己的要為Update_image分配在FLASH的地址,按照下面的格式生成一個(gè)32位數(shù)據(jù)。例如,我為Update_image分配的flash地址為2000000。

(1)對(duì)于BPI模式來(lái)說(shuō),可以通過(guò)RS[1:0]來(lái)控制具體位流的讀取,也可以通過(guò)STAT_ADDR[28:0]地址來(lái)控制具體位流的讀取。

(2)對(duì)于SPI模式來(lái)說(shuō),只有STAT_ADDR[23:0]地址來(lái)表征FLASH器件的地址,當(dāng)使用32位地址的SPI(容量大于等于256Mb)時(shí),需要將實(shí)際存儲(chǔ)的高24地址賦值給STAT_ADDR[23:0]。因此在位流存儲(chǔ)的起始地址早于255時(shí),這就要求位流中的dummy數(shù)目要大于256個(gè),否則就會(huì)出現(xiàn)易失部分有效位流讀取,導(dǎo)致加載失敗。為了安全起見(jiàn),在使用大于等于256Mb的FLASH時(shí),可以適當(dāng)在位流頭前加入Dummy。

這里需要注意一點(diǎn),ICAP以及SelectMAP都存在位反轉(zhuǎn)(Bit Swapping),也就是說(shuō),上表中所有的數(shù)據(jù)需要進(jìn)行位反轉(zhuǎn)之后才能接到ICAP的輸入接口,同理,ICAP輸出的值需要進(jìn)行位反轉(zhuǎn)后才能與實(shí)際的值對(duì)應(yīng)起來(lái),位反轉(zhuǎn)的示例如下圖。

f2e99b1e-b20b-11eb-bf61-12bb97331649.png


3、ICAPE3 例化示例

ICAPE3 進(jìn)行例化,示例如下:

// ICAPE3: Internal Configuration Access Port

// UltraScale

// Xilinx HDL Language Template, version 2019.1

ICAPE3 #(

.DEVICE_ID(32‘h03628093),//pre-programmed Device ID value,used for simulation

// purposes.

.ICAP_AUTO_SWITCH(“DISABLE”),//Enable switch ICAP using sync word

.SIM_CFG_FILE_NAME(“NONE”)//Raw Bitstream (RBT) file,parsed by the simulation

// model

ICAPE3_inst (

.AVAIL(AVAIL), // 1-bit output: Availability status of ICAP

.O(O), // 32-bit output: Configuration data output bus

.PRDONE(PRDONE),//1-bit output: Indicates completion of Partial Reconfiguration

.PRERROR(PRERROR),//1-bit output: Indicates Error during Partial Reconfiguration

.CLK(CLK), // 1-bit input: Clock input

.CSIB(CSIB), // 1-bit input: Active-Low ICAP enable

.I(I), // 32-bit input: Configuration data input bus

.RDWRB(RDWRB) // 1-bit input: Read/Write Select input

);

// End of ICAPE3_inst instantiation

其中設(shè)備號(hào)DEVICE_ID需要查找USER GUIDE手冊(cè),而ICAP原語(yǔ)接口時(shí)序跟Select Map接口時(shí)序非常相似。SelectMap模式下,F(xiàn)PGA的配置和回讀是通過(guò)CSI_B,RDWR_B和CCLK來(lái)控制的。

4、程序步驟

在發(fā)送IPROG指令之前,將默認(rèn)的加載地址用熱啟動(dòng)地址寄存器(Warm Boot Start Address,WB-STAR)中的新地址。

然后對(duì)ICAP核進(jìn)行預(yù)配置。重載控制模塊在收到觸發(fā)信號(hào)后,第一個(gè)時(shí)鐘周期將ICAP核的RDWRB信號(hào)和CSIBCSIB信號(hào)置高,第二個(gè)周期將RDWRB信號(hào)置底,CE信號(hào)置高,第三個(gè)周期將RDWRB信號(hào)置底,CSIB信號(hào)也置底。

接著在下面的8個(gè)時(shí)鐘周期里,將指令隊(duì)列中的控制命令逐個(gè)發(fā)出。

運(yùn)行工程,生成位流Bit,在約束XDC文件中添加壓縮等命令即可。

f3269406-b20b-11eb-bf61-12bb97331649.png

固化Mcs生成。Xilinx系列的FPGA需要將后綴名為mcs的內(nèi)存鏡像文件固化到外部配置存儲(chǔ)器中,F(xiàn)PGA上電后才能自動(dòng)加載配置文件。一般的mcs文件只包含一個(gè)bit流文件,多重啟動(dòng)的mcs固化文件包含多個(gè)bit流文件。在將多個(gè)bit流整合到mcs文件的過(guò)程中,需要指定每個(gè)bit流的起始地址,這樣FPGA專(zhuān)用配置邏輯才能根據(jù)地址找到對(duì)應(yīng)的bit流。在程序設(shè)計(jì)WBSTAR地址時(shí),確定了Golden位流存儲(chǔ)的起始地址為0X00000000,Update位流存儲(chǔ)的起始地址為0X00800000,因此在將Bit整合到Mcs過(guò)程中需要指定對(duì)應(yīng)的存儲(chǔ)起始地址,否則就無(wú)法加載成功了。

在SPI的flash里燒寫(xiě)有A和B兩個(gè)程序,F(xiàn)PGA上電后,自動(dòng)加載A程序,根據(jù)外部給FPGA指示信號(hào),F(xiàn)PGA自動(dòng)切換加載B的程序,同時(shí)在B程序運(yùn)行期間,根據(jù)外部給FPGA指示信號(hào),F(xiàn)PGA自動(dòng)切換加載A的程序。

原文標(biāo)題:FPGA中利用ICAP原語(yǔ)實(shí)現(xiàn)Multiboot功能

文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21945

    瀏覽量

    613479

原文標(biāo)題:FPGA中利用ICAP原語(yǔ)實(shí)現(xiàn)Multiboot功能

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Linux系統(tǒng)通過(guò)預(yù)留物理內(nèi)存實(shí)現(xiàn)ARM與FPGA高效通信的方法

    管理子系統(tǒng)管理。因此,需要預(yù)留一部分物理內(nèi)存,使其不被內(nèi)核管理。接下來(lái)將為大家詳細(xì)介紹 Linux 系統(tǒng)通過(guò)預(yù)留物理內(nèi)存實(shí)現(xiàn) ARM 與 FPG
    的頭像 發(fā)表于 04-16 13:42 ?493次閱讀
    Linux系統(tǒng)<b class='flag-5'>中</b><b class='flag-5'>通過(guò)</b>預(yù)留物理內(nèi)存<b class='flag-5'>實(shí)現(xiàn)</b>ARM與<b class='flag-5'>FPGA</b>高效通信的方法

    ISERDESE2原語(yǔ)端口及參數(shù)介紹

    前面講解HDMI接口之前,講解過(guò)IDDR、ODDR、OSERDESE2、IBUF等原語(yǔ),之后一直有讀者問(wèn)什么時(shí)候更新ISERDESE2這個(gè)原語(yǔ)。前文講解過(guò)這些
    的頭像 發(fā)表于 03-17 10:52 ?975次閱讀
    ISERDESE2<b class='flag-5'>原語(yǔ)</b>端口及參數(shù)介紹

    理想L6榮獲2024版C-ICAP測(cè)評(píng)五星+認(rèn)證

    近日,汽中心汽車(chē)測(cè)評(píng)管理中心發(fā)布2024年版中國(guó)智能網(wǎng)聯(lián)汽車(chē)技術(shù)規(guī)程(C-ICAP)測(cè)評(píng)結(jié)果,C-ICAP測(cè)評(píng)體系包含輔助駕駛、智慧座艙、隱私保護(hù)三個(gè)單元,理想L6作為首批測(cè)試車(chē)型
    的頭像 發(fā)表于 01-09 12:40 ?709次閱讀

    FPGAAI方面有哪些應(yīng)用

    提供了強(qiáng)有力的支持。 一、FPGA 深度學(xué)習(xí)的應(yīng)用 深度學(xué)習(xí)是 AI 的重要分支,涉及海量的數(shù)據(jù)運(yùn)算。FPGA 能夠針對(duì)深度學(xué)習(xí)算法
    的頭像 發(fā)表于 01-06 17:37 ?1078次閱讀

    一文搞懂軟核的固化、啟動(dòng)和MultiBoot實(shí)現(xiàn)

    這也是《FPGA實(shí)現(xiàn)串口升級(jí)及MultiBoot》系列的一篇文章,作為一個(gè)專(zhuān)題單獨(dú)出來(lái)說(shuō)明。 本篇文章分為三個(gè)主題:固化、啟動(dòng)和MultiBoot
    的頭像 發(fā)表于 12-07 11:23 ?1699次閱讀
    一文搞懂軟核的固化、啟動(dòng)和<b class='flag-5'>MultiBoot</b><b class='flag-5'>實(shí)現(xiàn)</b>

    FPGA 人工智能的應(yīng)用

    FPGA是一種可編程的半導(dǎo)體設(shè)備,它允許工程師在生產(chǎn)后重新配置硬件邏輯。與傳統(tǒng)的ASIC(應(yīng)用特定集成電路)相比,FPGA具有更高的靈活性,可以根據(jù)不同的應(yīng)用需求進(jìn)行編程和重配置。這種靈活性使得FPGA成為
    的頭像 發(fā)表于 12-02 09:53 ?1902次閱讀

    能否fpga通過(guò)verilog實(shí)現(xiàn)SPI控制器去配置adc12dj3200?

    ti工程師,您好,我最近想用adc12dj3200實(shí)現(xiàn)L波段信號(hào)采樣,可以問(wèn)一下上圖中的FPGA可以是支持jesd204b總線的任何FPGA芯片嗎?是否可以通過(guò)verilog
    發(fā)表于 11-18 07:28

    FPGA物聯(lián)網(wǎng)的應(yīng)用前景

    FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)物聯(lián)網(wǎng)的應(yīng)用前景非常廣闊,其高度的靈活性和可編程性使其成為物聯(lián)網(wǎng)應(yīng)用不可或缺的核心組件。以下是對(duì)FPGA
    的頭像 發(fā)表于 10-25 09:22 ?1038次閱讀

    如何在FPGA實(shí)現(xiàn)按鍵消抖

    FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)實(shí)現(xiàn)按鍵消抖是一個(gè)重要的設(shè)計(jì)環(huán)節(jié),特別是處理用戶輸入時(shí),由于物理按鍵的機(jī)械特性和電氣特性,按鍵在按下和釋放
    的頭像 發(fā)表于 08-19 18:15 ?3149次閱讀

    ASP4644FPGA SERDES供電的應(yīng)用

    ASP4644典型設(shè)計(jì),紋波4.17-10.67mV完全能滿足供電要求。 ASP4644FPGA SERDES供電的應(yīng)用優(yōu)勢(shì) 低紋波輸出: 優(yōu)化的高頻率、高帶寬設(shè)計(jì),使用單個(gè)低E
    發(fā)表于 08-16 14:55

    如何在FPGA實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器

    分享如何在Xilinx Breadboardable Spartan-7 FPGA, CMOD S7實(shí)現(xiàn)4位偽隨機(jī)數(shù)發(fā)生器(PRNGs)。
    的頭像 發(fā)表于 08-06 11:20 ?1053次閱讀
    如何在<b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>實(shí)現(xiàn)</b>隨機(jī)數(shù)發(fā)生器

    FPGA自動(dòng)駕駛領(lǐng)域有哪些應(yīng)用?

    的數(shù)據(jù)處理和預(yù)處理,實(shí)現(xiàn)實(shí)時(shí)計(jì)算和反饋。 二、數(shù)據(jù)傳輸與處理FPGA自動(dòng)駕駛扮演著數(shù)據(jù)傳輸和處理的角色。它能夠支持多種傳感器(如激光雷達(dá)、攝像頭、GPS等)的數(shù)據(jù)傳輸,并
    發(fā)表于 07-29 17:09

    FPGA人工智能的應(yīng)用有哪些?

    和安全的云計(jì)算和網(wǎng)絡(luò)服務(wù)。 三、具體應(yīng)用場(chǎng)景 圖像分類(lèi):圖像分類(lèi)任務(wù)FPGA可以承擔(dān)前置處理、圖像卷積、全連接等任務(wù)。通過(guò)FPGA的并
    發(fā)表于 07-29 17:05

    如何在FPGA實(shí)現(xiàn)狀態(tài)機(jī)

    FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)實(shí)現(xiàn)狀態(tài)機(jī)是一種常見(jiàn)的做法,用于控制復(fù)雜的數(shù)字系統(tǒng)行為。狀態(tài)機(jī)能夠根據(jù)當(dāng)前的輸入和系統(tǒng)狀態(tài),決定下一步的動(dòng)作和新的狀態(tài)。這里,我們將詳細(xì)探討如何在
    的頭像 發(fā)表于 07-18 15:57 ?1054次閱讀

    FPGA | Xilinx ISE14.7 LVDS應(yīng)用

    今天給大俠帶來(lái) Xilinx ISE14.7 LVDS應(yīng)用,話不多說(shuō),上貨。 最近項(xiàng)目需要用到差分信號(hào)傳輸,于是看了一下FPGA上差分信號(hào)的使用。Xilinx FPGA,主要通過(guò)
    發(fā)表于 06-13 16:28