女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado中xilinx_courdic IP核的使用方法

電子設計 ? 來源:VagueCheung的博客 ? 作者:VagueCheung的博客 ? 2022-07-25 16:51 ? 次閱讀

本文轉載自:VagueCheung的博客

由于Verilog/Vhdl沒有計算exp指數函數的庫函數,所以在開發過程中可利用cordic IP核做exp函數即e^x值;

但前提要保證輸入范圍在(-pi/4—pi/4)

在cordic核中e^x = sinh + cosh所以在配置cordic時點選sinh and cosh即可 如下圖:

pIYBAGAKL32AJTCHAADI73EDRj8551.png

input width配置為16位,表示輸入數據的第16位是符號位,第15,14位是整數位,其他位表示小數位,相當于13位有符號定點小數;

output width配置16位,高16位表示sinh結果 其中第16位符號位,第15位整數位,其它小數位,相當于13位有符號定點小數;

低16位表示cosh結果 其中第16位符號位,第15位整數位,其它小數位,相當于13位有符號定點小數;

pIYBAGAKMAiAFvdRAAC1tu-M4Vc025.png

其它選項都按上圖顯示配置;

編寫testbench測試文件:

Testbench:

`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////

// Company:

// Engineer:

// Create Date: 2018/11/28 09:08:45

// Design Name:

// Module Name: test_bench_IP_cordic_ex

// Project Name:

// Target Devices:

// Tool Versions:

// Description:

// 利用cordic IP核 做pi/5和-pi/4做exp 定義(可自選)

//需自己將仿真結果高16位提出作為sinh值 數據格式為第16位為符號位 第15位是整數位 后邊其他是小數

//將仿真結果低16位提出作為cosh值 數據格式為第16位為符號位 第15位是整數位 后邊其他是小數

//得到結果exp(x)=sinh+cosh

// Dependencies:

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

//////////////////////////////////////////////////////////////////////////////////

module test_bench_IP_cordic_ex(

);

//inputs

reg clk;

reg[15:0] s_axis_phase_tdata;

reg s_axis_phase_tvalid;

//outputs

wire m_axis_dout_tvalid;

wire[31:0] m_axis_dout_tdata;

//others

wire[15:0] sinh;

wire[15:0] cosh;

wire[15:0] exp;

assign sinh = m_axis_dout_tdata[31:16];

assign cosh = m_axis_dout_tdata[15:0];

assign exp = sinh + cosh;

cordic_0 cordic_m0(

.aclk(clk),

//.rst(rst),

.s_axis_phase_tdata(s_axis_phase_tdata),

//.s_axis_phase_tready(s_axis_phase_tready),

.s_axis_phase_tvalid(s_axis_phase_tvalid),//s_axis_phase_tvalid),

.m_axis_dout_tvalid(m_axis_dout_tvalid),

.m_axis_dout_tdata(m_axis_dout_tdata)

);

always #5 clk = ~clk;

initial begin

clk = 0;

s_axis_phase_tvalid = 0;

s_axis_phase_tdata = 0;

#150

s_axis_phase_tvalid = 1;

s_axis_phase_tdata = 16'b0001010000011011;//pi * 1/5

#10

s_axis_phase_tdata = 16'b1110011011011110;//-pi * 1/4

#10

s_axis_phase_tvalid = 0;

#40000 $finish;

end

endmodule

仿真結果如下圖:

o4YBAGAKMEeAdMy6AABTp-hoY6k485.png

圖中標紅區域值分別為:

e(pi/5)=1.87432861328125

e(-pi/4)=0.45587158203125

利用Matlab仿真結果如下圖:

o4YBAGAKMIeAe898AAC1JRJ7i_g289.png

對比可知仿真結果一致;


審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 函數
    +關注

    關注

    3

    文章

    4367

    瀏覽量

    64141
  • Vivado
    +關注

    關注

    19

    文章

    828

    瀏覽量

    68190
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    vivado hls 寫的IP(某函數) 如何在 vivado 里面連接PS并且導出到Xilinx SDK調用,最后把值放到內存里面?(使用AXI?)

    ,int b);最后經過編譯可以生成VHDL等硬件描述文件與IP文件.我想調用自己寫的IP(add函數)我在vivado
    發表于 01-28 18:40

    Vivado IP鎖定的解決辦法分享

      發生IP鎖定,一般是Vivado版本不同導致的,下面介紹幾種方法:    1 常用的方法  1)生成
    發表于 01-08 17:12

    Vivadoxilinx_courdic IP怎么使用

    Vivadoxilinx_courdic IP(求exp指數函數)使用
    發表于 03-03 07:35

    Vivado生成IP

    vivado生成ip后缺少一大片文件,之前是可以用的,中途卸載過Modelsim,用vivado打開過ISE工程,因為工程很多
    發表于 04-24 23:42

    Xilinx Vivado的使用詳細介紹(3):使用IP

    IPIP Core) Vivado中有很多IP核可以直接使用,例如數學運算(乘法器、除法器、浮點運算器等)、信號處理(FFT、DFT、D
    發表于 02-08 13:08 ?2735次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>Vivado</b>的使用詳細介紹(3):使用<b class='flag-5'>IP</b><b class='flag-5'>核</b>

    了解VivadoIP的原理與應用

    IPIP Core) Vivado中有很多IP核可以直接使用,例如數學運算(乘法器、除法器、浮點運算器等)、信號處理(FFT、DFT、D
    發表于 11-15 11:19 ?9444次閱讀

    vivado調用IP詳細介紹

    大家好,又到了每日學習的時間了,今天咱們來聊一聊vivado 調用IP。 首先咱們來了解一下vivadoIP
    的頭像 發表于 05-28 11:42 ?3.8w次閱讀

    FPGA實現基于Vivado的BRAM IP的使用

    ? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數學類的IP,數字信號處理使用的
    的頭像 發表于 12-29 15:59 ?1.3w次閱讀

    Vivadoxilinx_courdic IP(求exp指數函數)使用

    由于Verilog/Vhdl沒有計算exp指數函數的庫函數,所以在開發過程可利用cordic IP做exp函數即e^x值;但前提要保證輸入范圍在(-pi/4—pi/4)。在cordic
    發表于 01-27 07:21 ?9次下載
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b><b class='flag-5'>xilinx_courdic</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>(求exp指數函數)使用

    Vivadoxilinx_BRAM IP使用

    Vivado2017.2 BRAM版本為 Block Memory Generator Specific Features 8.3。BRAM IP包括有5種類型:Single-p
    發表于 03-10 06:15 ?19次下載
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b><b class='flag-5'>xilinx</b>_BRAM <b class='flag-5'>IP</b><b class='flag-5'>核</b>使用

    VCS獨立仿真Vivado IP的一些方法總結

    前年,發表了一篇文章《VCS獨立仿真Vivado IP的一些方法總結》(鏈接在參考資料1),里面簡單講述了使用VCS仿真Vivado
    的頭像 發表于 03-22 10:31 ?4680次閱讀

    VCS獨立仿真Vivado IP的問題補充

    在仿真Vivado IP時分兩種情況,分為未使用SECURE IP和使用了SECURE IP
    的頭像 發表于 06-06 14:45 ?2182次閱讀
    VCS獨立仿真<b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的問題補充

    Xilinx Vivado DDS IP使用方法

    DDS(Direct Digital Frequency Synthesizer) 直接數字頻率合成器,本文主要介紹如何調用Xilinx的DDS IP生成某一頻率的Sin和Cos信號。
    的頭像 發表于 07-24 11:23 ?6397次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>Vivado</b> DDS <b class='flag-5'>IP</b><b class='flag-5'>使用方法</b>

    如何在Vivado配置FIFO IP

    Vivado IP提供了強大的FIFO生成器,可以通過圖形化配置快速生成FIFO IP
    的頭像 發表于 08-07 15:36 ?5433次閱讀
    如何在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>配置FIFO <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    FPGA實現基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數學類的IP,數字信號處理使用的
    的頭像 發表于 12-05 15:05 ?2252次閱讀