除了負(fù)責(zé)芯片蝕刻工藝開發(fā)的人和實施該工藝的代工廠之外，英特爾面能力的最困難工作是什么？我們認(rèn)為是該公司正在運營的分散的網(wǎng)絡(luò)業(yè)務(wù)。這是一個競爭非常激烈的市場，且競爭將愈演愈烈。因為現(xiàn)有的和新貴的公司在網(wǎng)絡(luò)接口卡，交換，硅光子學(xué)和其他領(lǐng)域都與英特爾展開激烈競爭。 Hong Hou是英特爾連接部門的新任總經(jīng)理，該部門是數(shù)據(jù)中心部門的子部分之一，在過去的十二個月中，DCG部門的收入達(dá)到277.1億美元，占公司收入的三分之一以上，在利潤方面更是貢獻(xiàn)了公司的一半以上的整體利潤。

我們不知道這個數(shù)據(jù)中心集團業(yè)務(wù)中究竟有多少種形式的聯(lián)網(wǎng)，但是我們懷疑它在一定程度上反映了整個行業(yè)，然后偏向于右側(cè)，向計算轉(zhuǎn)移，遠(yuǎn)離聯(lián)網(wǎng)和存儲。很難猜測網(wǎng)絡(luò)業(yè)務(wù)的總收入是多少，因為我們沒有足夠的數(shù)據(jù)，而這取決于您如何削減數(shù)據(jù)。Intel的網(wǎng)絡(luò)接口卡業(yè)務(wù)可與Nvidia的Mellanox部門相媲美，而交換機業(yè)務(wù)如果將Barefoot和Omni-Path包括在內(nèi)，則可能與Mellanox相當(dāng)。硅光子學(xué)尚未帶來很多收入，但用于網(wǎng)絡(luò)電纜的收發(fā)器可能會帶來很多收入。

沒有簡單的方法可以量化在Xeon iron上運行多少軟件定義的網(wǎng)絡(luò)軟件，從技術(shù)上講，這應(yīng)該算作Connectivity Group的收入，或者由其Data Plane Development Kit和其他系統(tǒng)軟件支持多少網(wǎng)絡(luò)，或其（以前是Altera）FPGA的銷售量中有多少用于網(wǎng)絡(luò)用例。但是英特爾正在嘗試基于各種SDK，操作系統(tǒng)和抽象層以及運行在其各種網(wǎng)絡(luò)硬件上的控制平面來構(gòu)建網(wǎng)絡(luò)軟件堆棧。

可以這么說，盡管面臨挑戰(zhàn)，且英特爾并不是互聯(lián)網(wǎng)的領(lǐng)導(dǎo)者，但它還是互聯(lián)領(lǐng)域的一個重要參與者。無論如何，就創(chuàng)新的步伐和創(chuàng)新成本而言，這種優(yōu)勢通常無法很好地為市場服務(wù)。因此，這也不是理想的狀態(tài)。但是，毫無疑問的是，我們必須讓Intel參與網(wǎng)絡(luò)業(yè)務(wù)，并把對數(shù)據(jù)中心的了解帶給我。 Hou擔(dān)任一個正在經(jīng)歷巨大變化的連通性小組。英特爾在2011年和2012年打造了一個HPC類型網(wǎng)絡(luò)的軍火庫，當(dāng)中包括QLogic的InfiniBand的業(yè)務(wù)和Cray“Gemini” XT和“Aries” XC互連，其謀求合并成一個超級互聯(lián)稱為Omni-Path，但它剛剛剝離出來成立了Cornelis Networks，初始團隊包括了一些以前的Intel和QLogic員工。 與許多使用惠普公司的Cray 200 Gb /秒Slingshot HPC和其余使用200 Gb / sec HDR Quantum InfiniBand的公司一樣，英特爾讓Omni-Path進(jìn)入歷史記錄也就不足為奇了。更令人驚訝的是，Cornelis Networks希望采用InfiniBand和Aries互連的思想，并朝著自己的方向發(fā)展。 2019年6月，該公司收購了Barefoot Networks以購買其可編程以太網(wǎng)交換機ASIC，并獲得了對交換機的P4編程語言的更多控制權(quán)，從而使其與英特爾內(nèi)部的Omni-Path緊密相連。英特爾對用于超大規(guī)模生產(chǎn)者和云構(gòu)建者的可編程以太網(wǎng)交換和SmartNIC（越來越多地稱為DPU）更感興趣，隨著技術(shù)的飛速發(fā)展，最終將被其他服務(wù)提供商和大型企業(yè)模仿。 無論如何，這就是他們的想法。 現(xiàn)實是這樣：公司將大量使用計算，我們通常指的是CPU，但越來越多的GPU和少量的FPGA已經(jīng)被采用，而不是內(nèi)存或網(wǎng)絡(luò)，因為他們對前者更了解。這是另一個不能討價還價的事實：數(shù)據(jù)中心網(wǎng)絡(luò)中傳送的數(shù)據(jù)量以每年25％的速度增長。但是預(yù)算不能以這種速度增長，而且由于對原始CPU計算的偏見投資（與構(gòu)建平衡的系統(tǒng)以更充分地利用可用的計算能力相反），網(wǎng)絡(luò)通常不超過分布式成本的10％系統(tǒng)，當(dāng)它的確上升到15％左右時，就會有很多哭泣和咬牙切齒的感覺。 面對所有這些壓力，英特爾必須創(chuàng)新并幫助改善網(wǎng)絡(luò)。Hou說，集成將成為這些關(guān)鍵之一。

“對于英特爾，我們希望在一個靈活的網(wǎng)絡(luò)中提供智能和可編程性，以應(yīng)對新興工作負(fù)載的復(fù)雜性，”Hou告訴The Next Platform?！拔覀兊脑妇笆莾?yōu)化所有這些技術(shù)資產(chǎn)，以便為我們的客戶提供支持的解決方案，我們不僅僅是一袋零件的供應(yīng)商。在未來，以太網(wǎng)將從端點連接發(fā)展而來，而SmartNIC也將扮演重要角色，它們將承擔(dān)一些關(guān)鍵工作負(fù)載并加速某些工作負(fù)載并為網(wǎng)絡(luò)提供更強的性嗯那個。該SmartNIC將與CPU，GPU，F(xiàn)PGA集成在一起進(jìn)行計算，并且可能還會有存儲設(shè)備。我們看到了明顯的趨勢，我們正在共同努力發(fā)展。 稍后，我們將討論基于FPGA的新產(chǎn)品版本。早在3月，我們宣布了將光學(xué)元件與開關(guān)一起封裝，并且收到的好評。下一步將使用光學(xué)I / O技術(shù)提供更多的帶寬密度。die到die的電氣互連可能會走向極限，并且可能無法提供所需數(shù)據(jù)量的連接性。因此，我們需要光學(xué)I / O來支持?jǐn)?shù)據(jù)流通?！?

在某種程度上，硬件是最簡單的部分。盡管互連行業(yè)近年來有所發(fā)展。回到十年前，當(dāng)時出現(xiàn)了一些信號障礙，導(dǎo)致創(chuàng)新速度顯著下降，而現(xiàn)在，我們可以預(yù)期每18至24個月就會出現(xiàn)交換ASIC和匹配的網(wǎng)絡(luò)接口ASIC的節(jié)奏。Hong說，但是，數(shù)據(jù)中心內(nèi)部的網(wǎng)絡(luò)運營商希望創(chuàng)新的速度更快，并且他們希望在軟件和硬件方面進(jìn)行創(chuàng)新，因為他們已經(jīng)能夠在數(shù)據(jù)中心堆棧的計算部分中進(jìn)行數(shù)十年了。因此，可編程性（以及P4）與您可以將多少個晶體管塞入開關(guān)或網(wǎng)絡(luò)接口ASIC以及對其進(jìn)行處理一樣重要。 當(dāng)談到“ Tofino”系列的Barefoot 開關(guān)ASIC時，Hou表示，客戶希望Intel能保持兩年更新芯片的節(jié)奏。6.4 Tb / sec 的Tofino 1芯片于2016年6月Barefoot退出隱形市場時開始送樣，隨著2018年即將結(jié)束，他們推出了12.8 Tb / sec 的Tofino 2芯片，該設(shè)計采用小芯片設(shè)計打破了數(shù)據(jù)包中的SerDes處理引擎，并使用25 Gb /秒的本機信令和PAM-4編碼來使每通道有效50 Gb /秒。最終的交換機可以以400 Gb /秒的速度驅(qū)動32個端口，或者降低速度并按比例增加端口數(shù)。 兩年的節(jié)奏可能會有所延遲，這是由于英特爾的收購以及尚未做出的決定，即以25.6 Tb / sec的Tofino 3代（即32個端口）與Tofino ASIC進(jìn)行光學(xué)封裝的共同決定。速度為800 Gb /秒）或51.2 Tb /秒的Tofino 4代（32個端口，驚人的1.6 Tb /秒）。要達(dá)到這些速度，將需要112 Gb /秒的本地原始信號傳輸，再加上更密集的PAM編碼或更多的端口通道，我們將很快看到結(jié)果，Hou也很有信心。他表示，英特爾可以在將來的某個時候?qū)?02.4 Tb / sec的Tofino 5投入生產(chǎn)。如果執(zhí)行兩年鞥新的節(jié)奏，則Tofino 2現(xiàn)在將在2021年開始提供樣品，Tofino 3將在2022年開始提供2023年產(chǎn)品，Tofino 4將在2024年開始提供2025年產(chǎn)品，Tofino 5將在2025年提供產(chǎn)品。2026年有2027年的產(chǎn)品?；镉媯?，請發(fā)揮您的思維能力。 同時，除了新聞稿外，Hou在我們聊天時都沒有提到，“他們是否將開源Tofino架構(gòu)，以確保可編程分組處理器與CPU一樣開放?！? 首先，開源是什么？交換機ASIC中的指令集的實際芯片設(shè)計是什么？其次，“像CPU一樣開放？” 英特爾的處理器都不是開放源代碼，也不是AMD的處理器，基于Arm的技術(shù)只是可授權(quán)和可適應(yīng)的。IBM也基于其用于網(wǎng)絡(luò)處理器和BlueGene / Q超級計算機的PowerPC-A2架構(gòu)開源了Power ISA和兩個Power內(nèi)核A2I和A2O。Sun Microsystems很早以前就開源了“ Niagara” T1多線程CPU。我們將嘗試弄清楚英特爾在說什么。 所有這些都以一種繞行的方式將我們帶到SmartNIC或DPU，無論您想稱呼它們?nèi)绾?。讓我們先講一下哲學(xué)。如果您實際上是在蝕刻一種新型的芯片，而該芯片實際上以與交換機或路由器ASIC或CPU或GPU不同的方式進(jìn)行數(shù)據(jù)處理和處理，則DPU才是一個好名詞。（FPGA可以假裝為任何東西，因此您不能真正排除或包含該設(shè)備。） Fungible似乎正在創(chuàng)建一個真正的DPU，而Pensando似乎在做同樣的事情。英特爾和Nvidia等公司正在創(chuàng)建將各種要素結(jié)合在一起的SmartNIC。對于Nvidia，它將Arm CPU與ConnectX網(wǎng)絡(luò)接口芯片和Ampere GPU相結(jié)合。對于Intel而言，Hou向我們提供了預(yù)覽版的最新SmartNIC，將CPU和FPGA結(jié)合在一起，并且在一種情況下，除非是拼寫錯誤，否則可以將Tofino交換ASIC以及Intel 800系列網(wǎng)絡(luò)接口芯片集成到復(fù)合計算中。復(fù)雜的人可以在最廣泛的意義上稱呼DPU。這是我們認(rèn)為行業(yè)會做的，因為DPU聽起來比SmartNIC更智能，更酷，更有價值。

這些新的FPGA通常針對云和通信服務(wù)提供商，我們在The Next Platform中將其分為三個部分：hyperscalers，云構(gòu)建者以及其他電信和服務(wù)提供商，它們雖然規(guī)模不大，但是也不像制造，分銷等傳統(tǒng)企業(yè)。 有趣的是，新的Intel SmartNIC實際上不是由Intel制造的，而是由Inventec和Silicom制造的，前者對于hyperscalers和云構(gòu)建者來說是日益重要的ODM，而后者則是過去二十年來的網(wǎng)絡(luò)接口供應(yīng)商。這些器件與純FPGA加速卡（稱為可編程加速卡）一起在節(jié)奏上，我們在2017年10月首次在Arria 10 FPGA上首次亮相以及2018年9月用Stratix 10 FPGA對其進(jìn)行更新時就談到了這些器件。這是英特爾認(rèn)為的FPGA加速連續(xù)體：

用于云的SmartNIC C5020X類似于為Facebook制造的產(chǎn)品，每當(dāng)您看到Xeon D時，都應(yīng)該考慮Facebook，因為該芯片基本上是為社交網(wǎng)絡(luò)設(shè)計并保持有效的，因此應(yīng)將其稱為Xeon F真的。話雖如此，微軟也對這種特別的SmartNIC表示了祝福，因此也許他們倆都將使用它。 這是Inventec的SmartNIC C5020X的功能：

這是更深入了解的框圖：

Stratix 10 DX 1100是該系列器件中的低端FPGA，在定點工作中具有超過130萬個邏輯單元，數(shù)量級為10.4 TMACS（萬億次累加秒），而在64位浮點運算為4.1 teraflops。這不到更高級的DX 2800 FPGA的一半。Xeon D-1612具有四個以1.5 GHz為基數(shù)和2.5 GHz渦輪速度運行的內(nèi)核。同樣，這與英特爾擁有的最強大的至強D芯片相去甚遠(yuǎn)。 有趣的是Stratix 10具有兩個8 GB的DRAM存儲器塊供其使用，并具有兩個50 Gb /秒的以太網(wǎng)端口，并且FPGA和服務(wù)器通過PCI-Express 3.0的8條通道相互鏈接，這主要是因為Xeon D不支持PCI-Express 4.0。 Xeon D僅具有一個內(nèi)存通道，而英業(yè)達(dá)則將16 GB存入其中。Xeon D的主板上焊接有一個32 GB的SSD閃存塊。最后，整個復(fù)合系統(tǒng)使用8通道的PCI-Express 4.0鏈接到服務(wù)器，當(dāng)前Intel處理器不支持，但I(xiàn)ce Lake可以支持即將在短期內(nèi)交付，并于明年年初全面推出。 具有諷刺意味的是，該卡現(xiàn)在可以插入使用IBM的“ Nimbus” Power9或AMD的“ Rome Epyc 7002處理器”的計算機中。 有人指出，Silicom SmartNIC N5010上面裝有Tofino的Switch ASIC，它在頂部的概覽圖中顯示，但在我們看到的示意圖中肯定沒有。但是，如果人們放棄Open vSwitch軟交換機，而在將來的SmartNIC或DPU中放棄實際的ASIC的實際小型實現(xiàn)，從而擺脫軟件的緩慢速度，確實會非常有趣。只要baby Switch是可編程的，意味著可以在硬件上放置新協(xié)議-這是硬件和軟件之間的良好區(qū)分，并且與FPGA相比，它更傾向于軟件。 這是Silicom N5010 SmartNIC的功能：

這是該設(shè)備的框圖：

框圖顯示，這兩個由Intel ASIC驅(qū)動的以太網(wǎng)E810 NIC端口是可選的，每個端口以100 Gb / sec的速度運行，并且與Stratix 10 FPGA的PCI-Express 4.0通道無關(guān)。FPGA還驅(qū)動四個自己的100 Gb / sec端口，顯然所有這些端口都將是相當(dāng)大的I / O負(fù)載。該卡使用具有16條通道的雙倍寬度但僅一個插槽的PCI-Express 4.0插槽連接回主機系統(tǒng)。 還有另一個PCI-Express 4.0 x16連接器，也許在這里連接了一個Switch ASIC，但這似乎不太可能。FPGA具有一個x16端口，可連接到144 MB的QDR SRAM存儲器，32 GB的DDR4存儲器和8 GB的HBM2堆疊存儲器。那是很多內(nèi)存，不包括FPGA模塊固有的內(nèi)存。 沒有關(guān)于這兩個SmartNIC的價格或總體可用性的消息。 最后一個想法：我們與十年前英特爾所倡導(dǎo)的網(wǎng)絡(luò)負(fù)載模型相距千里之外，這將使越來越多的這項工作投入到CPU上。世界不同意，英特爾做出了反應(yīng)。因此，offload 所有！

責(zé)任編輯：lq