盡管我設(shè)計(jì)的某些第一塊板并不是要制造的，但它們?nèi)孕枰_的接地技術(shù)以確保電源和信號(hào)的完整性。我很快了解到，除非我想花費(fèi)數(shù)小時(shí)來(lái)嘗試診斷神秘的信號(hào)完整性問(wèn)題，否則在設(shè)計(jì)PCB時(shí)需要考慮接地策略。實(shí)際上，接地是電路板性能的主要決定因素，而不僅僅是將返回信號(hào)路由到接地點(diǎn)或?qū)崿F(xiàn)特定的拓?fù)?。通過(guò)遵循正確的PCB接地技術(shù)，可以最大程度地降低損壞PCB板的可能性。電源完整性 和 信號(hào)完整性。但是，在討論確保適當(dāng)接地的最佳策略之前，我們應(yīng)該解決一下PCB接地技術(shù)的實(shí)際含義以及它們對(duì)PCB開(kāi)發(fā)的重要性。

什么是PCB接地技術(shù)？

接地技術(shù)通?？煞譃閮蓚€(gè)領(lǐng)域：

l在層堆棧中放置電源平面和接地平面。

l布置組件以提供短而可靠的接地返回路徑。

這些區(qū)域中的第一個(gè)非常重要，因?yàn)閷訑?shù) 多層PCB繼續(xù)增加；信號(hào)，電源和接地層的布置對(duì)信號(hào)完整性和電源完整性有重要影響。即使有兩層PCB；盡管很困難，但是最好將一層專(zhuān)用于堅(jiān)固的接地層，以便在可能的情況下最小化整個(gè)電路板上的環(huán)路面積。

這兩個(gè)點(diǎn)中的第二個(gè)與第一個(gè)點(diǎn)直接相關(guān)，因?yàn)槟鷮⑿枰胖媒拥貙?，以便最小化電路板上信?hào)的環(huán)路面積。有一些簡(jiǎn)單易制造的東西優(yōu)化的疊層 這將幫助您滿(mǎn)足這兩個(gè)要求。

PCB接地技術(shù)和堆疊

在多層PCB中，您的疊層構(gòu)成了設(shè)備的基礎(chǔ)，因此選擇正確的電源層，接地層和信號(hào)層至關(guān)重要。大多數(shù)不注重成本的設(shè)計(jì)人員通常不會(huì)在板上創(chuàng)建四層或六層的堆疊，而這些設(shè)計(jì)師不會(huì)創(chuàng)建極其復(fù)雜的設(shè)備，或者未使用HDI設(shè)計(jì)技術(shù)。

在這些低層板中， 疊起您選擇的選擇可能會(huì)對(duì)信號(hào)完整性產(chǎn)生重大影響。您的接地層布置也會(huì)影響您的布線選擇，因?yàn)槟承訉⒈浑娫春徒拥貙诱加谩?duì)于四層板，通常的做法是在內(nèi)部?jī)蓪又蟹胖秒娫春徒拥貙?，而表面層則用于組件放置和信號(hào)布線。

如果您的電路板將被部署在嘈雜的電氣環(huán)境中，則這種安排也可以顛倒。將電源和接地層放在四層板的外層上，并在其內(nèi)層上放置信號(hào)，這將為您的信號(hào)提供自然的屏蔽，使其免受外部EMI干擾。但是，由于噪聲電源（例如，以大電流運(yùn)行的開(kāi)關(guān)電源）的干擾，傳導(dǎo)EMI可能仍然存在問(wèn)題。

使用這些更高層數(shù)的板，您可以利用表面層和內(nèi)部層來(lái)路由信號(hào)，而無(wú)需犧牲地面連接性或屏蔽性。有了足夠高的層數(shù)，您就可以用一對(duì)接地層圍繞每個(gè)信號(hào)層，從而確保信號(hào)走線和接地層之間的緊密耦合。確保將這些接地層與通孔相連，并確保根據(jù)公差和規(guī)格 您的合同制造商（CM）。

最后，您應(yīng)考慮從電路板返回的電流路徑如何到達(dá)接地點(diǎn)，以提供一致的接地電位并防止接地環(huán)路。如果您要設(shè)計(jì)一種設(shè)備來(lái)消耗電池電量，則需要利用機(jī)箱接地或中央接地點(diǎn)。這樣，您應(yīng)該將接地平面中的單個(gè)點(diǎn)連接到機(jī)箱接地點(diǎn)。此外，請(qǐng)勿使用多回路返回電源或并網(wǎng)的外部電源，因?yàn)檫@會(huì)造成接地回路。

安排組件以確保正確接地

通常，如果將組件放置在表面層上，則需要將組件放置在接地層正上方的信號(hào)層上。這使您可以將返回信號(hào)直接路由到地面，并確保走線保持與地面層的緊密耦合。將組件和信號(hào)直接放置在接地層上方還可以最大程度地減小環(huán)路面積，從而降低對(duì)EMI的敏感性。

如果您設(shè)計(jì)的設(shè)備將使用傳感器（例如， 物聯(lián)網(wǎng)設(shè)備，您的接地和組件布置策略將變得非常重要。除非您的電路板將連接到數(shù)據(jù)采集模塊或PC，否則您將需要使用一些混合信號(hào)設(shè)計(jì)策略來(lái)確保正確的接地。

一些PCB設(shè)計(jì)人員建議您在同一層上使用兩個(gè)不同的接地層：一個(gè)用于數(shù)字組件/信號(hào)，另一個(gè)用于模擬組件/信號(hào)。然后，他們會(huì)告訴您用鐵氧體磁珠或電容器連接兩個(gè)接地層。在低速和低信號(hào)頻率下，您可以避免這種做法而不會(huì)引起電源完整性或信號(hào)完整性問(wèn)題。

實(shí)際上，鑒于物聯(lián)網(wǎng)和許多其他設(shè)備以較高的開(kāi)關(guān)速度運(yùn)行，并且信號(hào)頻率在MHz或更高范圍內(nèi)，因此使用分離式接地層會(huì)產(chǎn)生更多 EMI問(wèn)題比它解決的要多。相反，您應(yīng)該使用連續(xù)的接地層，將其分成數(shù)字部分和模擬部分。電源的返回路徑應(yīng)放置在模擬和數(shù)字接地層部分之間的橋接器上。

請(qǐng)注意，根據(jù)上圖，您不應(yīng)在接地平面上的分割線上布設(shè)任何走線。但是，此拆分很有用，因?yàn)槟梢詫⒒旌闲盘?hào)組件（例如ADC或DAC）放置在接地層的間隙上。這種簡(jiǎn)單的接地層布置易于在低層數(shù)的板上制造，并且是混合信號(hào)設(shè)備的最佳接地選擇。

去耦和旁路以確保電源完整性

正確使用去耦和電容器以及正確的接地策略也可以改善整個(gè)電路板的電源完整性。將旁路電容器直接從組件上的電源引腳放置到其接地層將抑制電源層中的任何電壓波動(dòng)，從而確保穩(wěn)定的直流電壓到達(dá)組件。這就強(qiáng)調(diào)了將接地層靠近表面層放置的必要性，因?yàn)檫@可以最大程度地減少與這些電路相關(guān)的環(huán)路面積。

去耦電容器具有相同的功能，盡管它通常是指直接放置在組件上游的電源和接地層之間的電容器。通過(guò)允許這些波動(dòng)直接傳遞到接地層，也可以抑制電源電壓的波動(dòng)。當(dāng)您的電源平面和接地平面完全重疊時(shí)，這種方法效果最佳。