來(lái)源：雷達(dá)通信電子戰(zhàn)

對(duì)于機(jī)載雷達(dá)來(lái)說(shuō)，傳統(tǒng)任務(wù)對(duì)處理能力的需求將持續(xù)增加。 這些需求將來(lái)自廣域長(zhǎng)時(shí)間監(jiān)視、寬帶處理、傳感器融合、平臺(tái)網(wǎng)絡(luò)、感知、自主和人工智能。這些需求的增長(zhǎng)都是相互聯(lián)系的，并且其中許多都是來(lái)自于無(wú)人飛行器的傳感器使用需求。

計(jì)算·散熱

對(duì)于通用計(jì)算場(chǎng)景來(lái)說(shuō)，為了有效地利用不斷增加的并行內(nèi)核數(shù)量，需要進(jìn)行重大的更改。技術(shù)上的限制可能會(huì)導(dǎo)致摩爾定律的失效，但這需要在各級(jí)進(jìn)行創(chuàng)新，以找到加快處理能力增長(zhǎng)的方法。

一直不變的問(wèn)題是隨著晶體管數(shù)量增多和密度增大帶來(lái)的散熱問(wèn)題，這或許將促使封裝內(nèi)主動(dòng)冷卻技術(shù)的進(jìn)步。

寬帶·多功能

最大限度地將現(xiàn)有孔徑和天線(xiàn)運(yùn)用到多傳感器應(yīng)用場(chǎng)景的需求，促進(jìn)并給了寬帶多功能射頻處理異軍突起的機(jī)會(huì)。而 產(chǎn)生對(duì)寬帶頻率靈活性的需求，也使得雷達(dá)、ECM、ECCM和通信情報(bào)之間的界限不那么清晰。

寬帶多功能射頻處理技術(shù)對(duì)信息處理的影響是在雷達(dá)前端附近進(jìn)行更寬帶寬、更低延遲的處理 ，這可能很大程度上要依賴(lài)于改進(jìn)FPGA性能或使用定制硅芯片。

多個(gè)傳感器的結(jié)果已經(jīng)在很多平臺(tái)上進(jìn)行了某種程度的融合。傳感器融合在質(zhì)和量方面都可能會(huì)發(fā)生顯著的變化。這在一定程度上是由于利用了網(wǎng)絡(luò)數(shù)據(jù)、傳感器的認(rèn)知以及向自主或人工智能系統(tǒng)提供數(shù)據(jù)的需求。

融合·認(rèn)知

認(rèn)知感知是利用雷達(dá)和其他傳感器平臺(tái)上已知的環(huán)境參數(shù)，對(duì)包括雷達(dá)在內(nèi)的傳感器的操作進(jìn)行修改和優(yōu)化。

認(rèn)知感知和傳感器融合之間有很大的重疊性，但從信息處理角度來(lái)看，一個(gè)區(qū)別可能是認(rèn)知感知需要快速訪(fǎng)問(wèn)大型非易失性存儲(chǔ)器，并將先前已知的數(shù)據(jù)傳遞給正在進(jìn)行的處理過(guò)程。

一個(gè)簡(jiǎn)單的認(rèn)知感知的例子是在以前收集的數(shù)據(jù)和當(dāng)前的SAR圖像之間進(jìn)行實(shí)時(shí)的相干變化檢測(cè)，但是認(rèn)知感知技術(shù)的未來(lái)會(huì)出現(xiàn)更多的機(jī)會(huì)和挑戰(zhàn)。

無(wú)人飛行器可以在有限的控制和數(shù)據(jù)通信情況下在敵人的活動(dòng)范圍內(nèi)執(zhí)行任務(wù)。它們需要具有在連續(xù)直接控制缺失的情況下到達(dá)任務(wù)地區(qū)的能力。這意味著它們必須能夠自主執(zhí)行飛行任務(wù)并對(duì)它們的傳感器進(jìn)行優(yōu)化控制。這種能力對(duì)所有的航空信息處理系統(tǒng)都具有極大的啟示意義。

吞吐率·實(shí)時(shí)性

數(shù)據(jù)處理的吞吐率可以使用并行計(jì)算技術(shù)和流水線(xiàn)技術(shù)得到提升。在計(jì)算層面，要保證流水線(xiàn)上數(shù)據(jù)供應(yīng)不能有間隙，且流水線(xiàn)的各個(gè)處理階段是正常的。在雷達(dá)信號(hào)處理流水線(xiàn)層面，必須要具為流水線(xiàn)上處理能力的重新分配提供一定的彈性，且必須要有足夠的存儲(chǔ)空間和總線(xiàn)帶寬來(lái)進(jìn)行內(nèi)部變量交換。

FPGA、DSP和微處理解決方案都有其優(yōu)勢(shì)。 如果有持續(xù)的高速數(shù)據(jù)需要進(jìn)行流水線(xiàn)型的整數(shù)運(yùn)算，那么FPGA是非常合適的。微處理器能夠提供支持高級(jí)語(yǔ)言編程和雙精度浮點(diǎn)運(yùn)算的通用系統(tǒng)，但是如果需要非常高的時(shí)序要求，操作系統(tǒng)和緩存可能會(huì)引起問(wèn)題。DSPs介于FPGA和微處理器之間，并有很好的性能，但是編程過(guò)程比微處理器要困難的多。

確定某個(gè)處理解決方案是否有滿(mǎn)足應(yīng)用環(huán)境的足夠的數(shù)據(jù)吞吐率的最可靠的方法是在真實(shí)硬件場(chǎng)景下實(shí)際使用和測(cè)試一下。如果做不到這一點(diǎn)，基于盡可能接近最終應(yīng)用場(chǎng)景的基準(zhǔn)編程套件進(jìn)行預(yù)測(cè)是最可靠方法。

即使處理單元以最有效的方式吞吐數(shù)據(jù)也比它執(zhí)行計(jì)算本身要花費(fèi)更長(zhǎng)的時(shí)間。因此，有效使用高速內(nèi)存（如處理器數(shù)據(jù)緩存）可能對(duì)性能產(chǎn)生關(guān)鍵影響。

當(dāng)評(píng)估處理器性能或處理器提速值的時(shí)候，必須考慮處理過(guò)程中所有步驟的時(shí)間，可以使用Amdahl定律來(lái)定位那些最能節(jié)省時(shí)間的步驟。