典型的中規(guī)模集成組合邏輯電路如編碼器，譯碼器，數(shù)據(jù)選擇器，數(shù)據(jù)分配器，數(shù)值比較器，算術/邏輯運算單元。

對于一個邏輯電路，其輸出狀態(tài)在任何時刻只取決于同一時刻的輸入狀態(tài)，而已電路原來的狀態(tài)無關，這種電路被定義為組合邏輯電路。

1.1 組合邏輯電路的分析

組合邏輯電路的結構具有如下特點：

（1）輸入，輸出之間沒有反饋延時通路。

（2） 電路中不含具有記憶功能元件。

分析組合邏輯電路的目的是，對于一個給定的邏輯電路，確定其邏輯功能。分析組合邏輯電路的步驟大致如下：

（1） 根據(jù)邏輯電路，從輸入到輸出，寫出各級邏輯函數(shù)表達式，直到寫出最后輸出端與輸入信號的邏輯函數(shù)表達式。

（2） 將各邏輯函數(shù)表達式化簡和變換，已得到最簡單的表達式。

（3） 根據(jù)化簡后的邏輯列出真值表。

（4） 根據(jù)真值表和化簡后的邏輯表達式對邏輯電路進行分析，最后確定其動能。

例如：

（1） 奇/偶校驗電路

（2） 二進制碼求反碼電路

1.2 組合邏輯電路的設計

對于提出的實際邏輯問題，得出滿足這一邏輯問題的邏輯電路。通常要求電路簡單，所用器件的種類和每種器件的數(shù)目盡可能的少，用代數(shù)法和卡諾圖法來化簡邏輯函數(shù)，就是為了得到最簡的邏輯表達式。

組合邏輯電路的設計步驟如下：

（1） 明確實際問題的邏輯功能。許多實際設計要求是用文字描述的，因此，需要確定實際問題的邏輯功能，并確定輸入，輸出變量數(shù)及表示符號。

（2） 根據(jù)對電路邏輯功能的要求，列出真值表。

（3） 由真值表寫出邏輯表達式。

（4） 化簡和變換邏輯表達式，從而畫出邏輯圖。

例如：

（1）三車（特快，直快，慢車）進站。

（2）碼轉化電路（將4位格雷碼轉換為二進制碼）。

2.1 編碼器

用一個二進制代碼表示特定含義的信息稱為編碼。具有編碼功能的邏輯電路稱為編碼器。它有n位2進制碼輸出，與2的n次方個輸入相應，例如4線--2線普通編碼器，輸入I0到I3任何時刻都只能有一個取值為1，并且有一組對應的Y1Y0二進制碼輸出。除表中列出的4個輸入變量的4種取值組合有效外，其余12種組合所對應的輸出均應為0。

根據(jù)真值表寫表達式的原則是：對于輸入或輸出變量，凡取1值的用原變量表示，取值0值的用反變量表示。

在普通編碼器中，當輸入有兩個或者是兩個以上的取值同時為1時，輸出就會出現(xiàn)錯誤編碼，輸出全是00，而在實際應用中又會遇到這種情況，比如快慢車同時到站，所以必須設置優(yōu)先級別。也就是識別這類請求信號的優(yōu)先級別并進行編碼的邏輯不見稱為優(yōu)先編碼器。由于真值表里包括了無關項，所以邏輯表達式比普通編碼器簡單些。

但還是會出現(xiàn)問題，當輸入都是0時，輸出時0，當最高位輸入為1時，輸出也是0。計算機的鍵盤輸入邏輯電路就是由編碼器組成的。當任意鍵被按下時，GS會為1，表示有信號輸入，當沒有鍵按下時GS=0，表示無信號輸入，此時輸出代碼無效。

2.2 譯碼器/數(shù)據(jù)分配器

在數(shù)字電路中常常需要碼轉換電路，將一種代碼轉換為另一種代碼。譯碼器和編碼器都是碼轉換電路。

譯碼器是編碼器的逆過程，可以分為兩種，一種是將一系列代碼轉換成與之一一對應的有效信號。這種譯碼器可稱為唯一地址譯碼器，它常用于計算機中對存儲器單元地址的譯碼。另一種是將一種代碼轉換成另一種代碼，所以也稱代碼變換器。

數(shù)據(jù)分配器是將公共數(shù)據(jù)線上的數(shù)據(jù)根據(jù)需要送到不同的通道上去，實現(xiàn)數(shù)據(jù)分配功能的邏輯電路稱為數(shù)據(jù)分配器，它相當于多輸出的單刀多擲開關。

2.3 數(shù)據(jù)選擇器（略）

2.4 數(shù)值比較器

在數(shù)字系統(tǒng)中，特別在計算機中常需要對兩個數(shù)的大小進行比較。數(shù)值比較器就是對兩個二進制數(shù)A，B進行比較的邏輯電路，比較結果有三種A》B，A《B，A=B三種情況。

常用的中規(guī)模集成數(shù)值比較器有CMOS和TTL的產品。74X85是4位數(shù)值比較器，74X682是8位數(shù)值比較器。

2.5 算術運算電路

半加器，全加器，多位數(shù)加法器