開發(fā)環(huán)境：vivado 2017.4，開發(fā)板型號：米爾MYD-CZU3EG， 主芯片XCZU3EG-1SFVC784。這個系列板子還有4EV，5EV等版本，手里的3EG版本不支持SFP,因此板上相應接口（白色部分）是空貼的。MYD-CZU3EG開發(fā)板是基于基于Xilinx XCZU3EG全可編程嵌入式處理器，4核Cortex-A53(Up to 1.5GHZ)+FPGA(154KLE)性能強大。板載4GB DDR4 SDRAM（64bit ，2400MHZ) 及豐富的存儲資源，從容應對復雜運算，千兆以太網(wǎng)PHY 和USB PHY , 輕松實現(xiàn)高速互聯(lián)。

Vivado 自帶了許多的 IP 核，像 CAN， UART， SPI 等，如果 CPU 自帶的這些資源不夠用，可以在 PL 端擴展，關(guān)于這些 IP 核的資料，可以在 DocNav 中查找， DocNav 在安裝Vivado 軟件的時候會自動安裝， DocNav 還包含很多其他的資料，如 Vivado， SDK 的使用，還有視頻教程。本章會介紹怎樣使用 xilinx的 gpio 核，在 PL 端實現(xiàn)一個 gpio 控制器，控制LED。

生成的vivado工程（如果不知道如何生成可以參考前面的工程）

Step1新建Block Design
點擊Create Block Design

點擊OK

Step2添加PS的IP核并配置
點擊Add IP添加IP核

輸入mpsoc，然后雙擊Zynq UltraScale+MPSoC添加mpsoc核

zynq mpsoc核如下圖所示

雙擊zynq mpsoc核導入配置文件
Presets-->Apply Configuration
導入axi_gpio.tcl 配置文件，然后點擊OK

點擊OK

Step3添加axi_gpio IP核并配置
點擊Add IP添加IP核

輸入axi_gpio，然后雙擊AXI GPIO添加axi_gpio核

添加的axi_gpio核，如下圖所示

雙擊axi_gpio核設置參數(shù)，勾選All Outputs 、GPIO Width設置為2，點擊OK

點擊Run Block Automation->OK進行自動連線

勾選所有選項，點擊OK

自動連線完成后，如下圖所示

Step4 生成綜合文件
右擊 design_1->Generate Ouput Products->Generate
Step5 生成FPGA頂層文件

Step6 添加xdc管腳約束
右擊Constraints-->Add Sources
選擇Add create constraints，點擊Next

點擊Create File

輸入新建的xdc文件名稱，點擊OK

點擊Finish

添加xdc文件

Step7 生成bit文件

Step8導出硬件配置文件
點擊菜單欄上的 File->Export->Export Hardware->OK 導出硬件配置文件

Step9 啟動SDK，新建fsbl
點擊菜單欄上的 File->Launch SDK->OK 啟動 SDK

點擊File-->Application Project新建工程

輸入工程名為fsbl，點擊Next

選擇Zynq MP FSBL，點擊Finish

生成的fsbl如下圖所示

Step10 新建一個axi_gpio工程
點擊File-->Application Project新建工程

輸入工程名axi_gpio，點擊Next

選擇Empty Application模板，點擊Finish

生成的axi_gpio工程，如下圖所示

將我們提供的xgpio_example.c 文件復制到src下

Step11 生成BOOT.bin文件
右擊 axi_gpio-->Create boot Image
點擊Create Image，生成BOOT.bin啟動文件

將開發(fā)板打到SD卡啟動模式，然后將這個BOOT.bin文件拷貝到SD卡放到開發(fā)板上運行

開發(fā)板模式設置，這里我們設置為SD卡啟動模式

開發(fā)板連接12V電源、連接uart串口、插入SD卡
開發(fā)板上電運行，兩個LED會同時閃爍