對于5G、汽車自動駕駛、智能感知、語音交互、機器視覺和深度學習等系統開發者而言，大規模系統設計涉及到從IP/SoC設計、驗證仿真到封裝和板級設計的一系列復雜流程，這些挑戰首先對EDA工具提出了更高的要求。

在不久前Cadence公司舉辦的CDNLive 2019大會上，智能系統設計 （Intelligent System Design）戰略被設置為主題，其8個核心議題也反映出目前設計業的關切：先進工藝設計實現與Signoff、系統設計與驗證、模擬和混合信號設計、PCB設計與封裝、處理器IP、汽車電子解決方案及系統級仿真。而與往屆不同的是，本屆大會首次組織了一個“設計者展會”，邀請了Cadence在全球的32家產業伙伴，其中包括代工廠、系統公司、Tensilica算法及系統合作伙伴、汽車電子的合作伙伴，這也反映出EDA和芯片、系統設計在生態上的關聯愈趨緊密。

Cadence公司副總裁，中國及東南亞地區總經理徐昀表示，基于客戶支持，Cadence目前在中國占據EDA市場領先地位。之前公布的一季度財報顯示，Cadence中國市場營收占全球10%以上，是全球第二大市場。中國也是Cadence投入最大也最期待的市場，這些投入包括成立亞太總部、研發中心和南京分公司等。在有關設計趨勢和方法的主題演講之后，CDNLive 2019技術評委會主席Nvidia公司鄭清源為本年度CDNLive的優秀論文獲獎者頒獎。

Cadence總裁Anirudh Devgan指出，在人工智能時代下，要重新思考芯片底層設計和架構，以此來最大程度優化硬件性能。他認為，智能系統在芯片性能上關注的是模擬和數字的計算加速以及不同制程節點上的可靠性，在設備上關注的是電磁、熱等影響的合規以及安全軟件的吞吐量，而在智能性能上則關注終端設備的智能化以及突破性的用戶體驗。

數據正在成為市場的驅動力，諸如機器學習和深度學習、整合系統優化、汽車及工業、5G和邊緣計算、分布式及云計算等這些應用都是系統設計的主要推手。除了繼續基于核心的EDA和IP產品以及云資源確保精確的芯片設計外，Cadence正在將智能系統設計的服務范圍擴大到系統創新和廣泛的智能應用上，通過計算軟件來構建能力。

圖：Cadence的智能系統設計戰略

清華大學教授魏少軍表示，就AI應用而言，隨著應用需求的不斷升級，深度學習的算法以及相應的硬件架構越來越多，在現有的包括ASIC、FPGA、CPU在內的芯片種類中，還沒有能夠同時發揮出軟硬件雙重性能的，而能夠實現這一要求的芯片類型將是軟件定義芯片，即通過算法和硬件設計的融合，獲得更小的延時、更高的能效和算力。

圖：軟件定義芯片與現有計算架構芯片的關系

他認為，下一代芯片設計的重要方向是算法和硬件的協同設計，芯片智慧化的關鍵在于如何讓算法和軟件自動演進，雖然目前還沒有實現，但他相信基于這一設計理念的芯片未來幾年將會實現。“智慧化不可逆，芯片算力是支撐，而軟件和算法是關鍵，但芯片智慧化目前還不夠，”魏少軍說，“我們需要探索新的芯片架構，來正真實現智慧化，這會有一個過程，而現在業界已經開始啟動。”

圖：AI芯片的演進趨勢

圖：芯片智慧化的實現方法

與“軟件定義芯片”不謀而合，依圖科技創始人CEO朱瓏提出了“算法即芯片”的概念。依圖在今年5月發布的全球首款云端視覺推理AI芯片questcore（求索）就集成了依圖的視覺算法。在性能方面，一塊求索芯片能夠支持50路攝像頭智能視頻分析的算力，一臺1U服務器就可以支撐約200路攝像頭進行實時視頻全解析，其性價比是市面上最先進的英偉達方案的5到10倍。

圖：城市管理的智能分級趨勢

“這是芯片領域一次標志性的嘗試，也是依圖將‘算法與芯片設計強耦合’理念的一次成功落地，”朱瓏說。他認為智能密度是加速智能文明到來的關鍵。智能密度在宏觀維度上說，即單體智能要向群體智能進化，以智慧城市建設為例，攝像頭數量從1個提升到1萬個，那么可實現的應用空間則會更加廣闊，才可以從可記錄、可識別的低階智能，發展到可關聯、可預測，甚至可規劃的高階智能；從微觀維度上，只有算力的大幅提升，才能帶來具有高性價比的基礎設施，就芯片而言，則是單位面積能實現的智能算力。所以，只有當芯片、算法、算力協同發展，才能推動智能密度的提升，這是基礎設施提升的關鍵，也是推動智能水平躍遷、加速智能文明到來的重中之重。