集成電路自1958年問世以來至現在，其工藝節點已經從10微米發展到3納米。集成電路又可分為數字集成電路、模擬集成電路和數/模混合集成電路。因為設計流程，生產工藝的不同，數字集成電路和模擬集成電路呈現了兩種截然不同的發展情況。

這幾十年來，數字集成電路的集成化程度越來越高。以英特爾為例，自從1975年，其創始人戈登摩爾發表了摩爾定律以后的幾十年里，英特爾的研究人員一直以來都根據摩爾定律設定目標和指標。在摩爾定律的指導下，計算機集成電路芯片變得越來越小，運算速度卻越來越快。

摩爾定律

英特爾在1971年開發了第一個商用處理器Intel 4004，片內集成了2300個晶體管，采用五層設計、10微米制程，能夠處理4bit的數據，每秒運算6萬次。經歷了幾十年的發展，如今的處理器已經到達10nm制程工藝，最高可配置48顆核心，以英特爾在2019年最新發布的i9-9980HK為例，能夠處理64bit的數據，CPU主頻可高達5GHz。

Intel4004

數字集成電路的迅速發展推動了EDA工具的自動化發展歷史。EDA(Electronic Design Automation)工具從20世紀60年代出現，一直到20世紀80年代，設計方法發生了很大的變化。

CAD（Computer-aided Design）是20世紀70年代的技術，可以稱作是第一代EDA工具，其主要功能是交互圖形編輯，設計規則檢查，解決晶體管級版圖設計、PCB布局布線、門級電路模擬和測試；

20世紀80年代進入到CAE（Computer-aided Engineering）階段，由于集成電路規模的逐步擴大和電子系統的日趨復雜，人們進一步開發設計軟件，將各個CAD工具集成為系統，從而加強了電路功能設計和結構設計功能。

20世紀90年代以后微電子技術突飛猛進，一個芯片上可以集成幾百萬、幾千萬乃至上億個晶體管，這給EDA技術提出了更高的要求，也促進了EDA技術的大發展。各公司相繼開發出了大規模的EDA軟件系統，這時就出現了以高級語言描述、系統級仿真和綜合技術為特征的EDA技術。

隨著近年來智能手機、5G、物聯網等技術的發展，模擬集成電路，尤其是射頻集成電路越來越被大家重視。但是，相比于數字集成電路的迅猛發展，模擬射頻集成電路的技術進步較為緩慢，其設計設計難度也非常高。

無線通信系統框架

這主要是因為高頻電路中存在大量的寄生效應、串擾等因素。模擬集成電路從平面圖紙變成實際電路的過程中，需要嚴格依靠設計師的豐富經驗。如何布局、如何消除元件之間的各種負面的影響，兼容不理想的元件，都需要依靠設計師手工來解決。造成此現象的重要原因之一，就是缺乏很好的EDA工具作為支撐。

那么，在沒有好的EDA工具支持的情況下，設計工程師是如何來解決這些問題呢？通常的做法是在設計時將設計余量留大，比如本來可以靠得很近的兩條走線拉得比較遠，這樣就能使芯片工作，但會增加芯片的面積；或者使用降頻的方式，比如本來在2GHz工作的芯片，降到1GHz看看是否工作，如果1GHz還是不工作，那再降到500MHz可能就工作了，但這樣芯片的實際工作頻率只有500MHz，就會損失了芯片的性能。

總的來說，隨著各種通信制式的迅猛發展，無線設備工作頻率不斷提升，高頻芯片設計的難度也不斷增大。

現階段，一般的電路級仿真已經無法準確表述芯片內部真實的場分布情況，為了得到準確的仿真結果，使用全波三維電磁場算法對芯片進行仿真是一種非常有效的手段。但是，目前市面上存在的普通仿真軟件無法完成高復雜度版圖的仿真任務。常用的射頻仿真工具要求使用者必須具備堅實的電磁場理論基礎，否則無法進行準確的建模和設置正確的邊界條件，上述技術要求讓大部分電路設計師望而卻步。另外，在高頻時或者處理多層電路版圖時，常用的射頻仿真工具的計算復雜度很高，這導致運算速度非常慢。

為了解決這些問題，許多人致力于開發新型的仿真工具，如三維全波電磁仿真工具UltraEM。該軟件用于仿真射頻芯片中的無源器件，它不僅使用了全波電磁場分析來保證計算精度，而且解決了全波分析致命的計算復雜度高的缺陷。

圖低通濾波器和低噪聲放大器

此外，UltraEM結合另外一款系統級自動優化工具Circuit Compiler，可以極大地提高射頻芯片設計領域的自動化程度，增加流片成功率。

UltraEM：三維全波電磁仿真軟件，用于仿真射頻芯片中的無源器件，如下圖顯示的低通濾波器和低噪聲放大器。

Circuit Compiler: 用于系統級的電路自動優化平臺，可以支持三種類型的器件模型輸入，分別是S參數模型、AI模型、集總元件模型（如下圖）。由這些器件連接成的電路系統，可以進行目標優化，并給出最終優化完的電路。