?

　　1引言

　　混合集成電路(Hybrid Integrated Circuit)是由半導體集成工藝與厚(薄)膜工藝結(jié)合而制成的集成電路?；旌霞呻娐肥窃诨嫌贸赡し椒ㄖ谱骱衲せ虮∧ぴ捌浠ミB線,并在同一基片上將分立的半導體芯片、單片集成電路或微型元件混合組裝,再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點。

　　隨著電路板尺寸變小、布線密度加大以及工作頻率的不斷提高,電路中的電磁干擾現(xiàn)象也越來越突出,電磁兼容問題也就成為一個電子系統(tǒng)能否正常工作的關(guān)鍵。電路板的電磁兼容設(shè)計成為系統(tǒng)設(shè)計的關(guān)鍵。

　　2電磁兼容原理

　　電磁兼容是指電子設(shè)備和電源在一定的電磁干擾環(huán)境下正?？煽抗ぷ鞯哪芰?同時也是電子設(shè)備和電源限制自身產(chǎn)生電磁干擾和避免干擾周圍其它電子設(shè)備的能力。

　　任何一個電磁干擾的發(fā)生必須具備三個基本條件:首先要具備干擾源,也就是產(chǎn)生有害電磁場的裝置或設(shè)備;其次是要具有傳播干擾的途徑,通常認為有兩種方式:傳導耦合方式和輻射耦合方式,第三是要有易受干擾的敏感設(shè)備。因此,解決電磁兼容性問題應針對電磁干擾的三要素,逐一進行解決:減小干擾發(fā)生元件的干擾強度;切斷干擾的傳播途徑;降低系統(tǒng)對干擾的敏感程度。

　　混合集成電路設(shè)計中存在的電磁干擾有:傳導干擾、串音干擾以及輻射干擾。在解決EMI問題時,首先應確定發(fā)射源的耦合途徑是傳導的、輻射的,還是串音。如果一個高幅度的瞬變電流或快速上升的電壓出現(xiàn)在靠近載有信號的導體附近,電磁干擾的問題主要是串音。如果干擾源和敏感器件之間有完整的電路連接,則是傳導干擾。而在兩根傳輸高頻信號的平行導線之間則會產(chǎn)生輻射干擾。

　　3電磁兼容設(shè)計

　　在混合集成電路電磁兼容性設(shè)計時首先要做功能性檢驗,在方案已確定的電路中檢驗電磁兼容性指標能否滿足要求,若不滿足就要修改參數(shù)來達到指標,如發(fā)射功率、工作頻率、重新選擇器件等。其次是做防護性設(shè)計,包括濾波、屏蔽、接地與搭接設(shè)計等。第三是做布局的調(diào)整性設(shè)計,包括總體布局的檢驗,元器件及導線的布局檢驗等。通常,電路的電磁兼容性設(shè)計包括:工藝和部件的選擇、電路布局及導線的布設(shè)等。

　　3.1工藝和部件的選取

　　混合集成電路有三種制造工藝可供選擇,單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產(chǎn)高密度混合電路所需的小尺寸、低功率和高電流密度的元器件,具有高質(zhì)量、穩(wěn)定、可靠和靈活的特點,適合于高速高頻和高封裝密度的電路中。但只能做單層布線且成本較高。多層厚膜工藝能夠以較低的成本制造多層互連電路, 從電磁兼容的角度來說,多層布線可以減小線路板的電磁輻射并提高線路板的抗干擾能力。因為可以設(shè)置專門的電源層和地層,使信號與地線之間的距離僅為層間距離。這樣,板上所有信號的回路面積就可以降至最小,從而有效減小差模輻射。

　　其中多層共燒厚膜工藝具有更多的優(yōu)點,是目前無源集成的主流技術(shù)。它可以實現(xiàn)更多層的布線,易于內(nèi)埋元器件,提高組裝密度,具有良好的高頻特性和高速傳輸特性。此外,與薄膜技術(shù)具有良好的兼容性,二者結(jié)合可實現(xiàn)更高組裝密度和更好性能的混合多層電路。

　　混合電路中的有源器件一般選用裸芯片,沒有裸芯片時可選用相應的封裝好的芯片,為得到最好的EMC特性,盡量選用表貼式芯片。選擇芯片時在滿足產(chǎn)品技術(shù)指標的前提下,盡量選用低速時鐘。在HC能用時絕不使用AC,CMOS4000能行就不用HC。電容應具有低的等效串聯(lián)電阻,這樣可以避免對信號造成大的衰減。

　　混合電路的封裝可采用可伐金屬的底座和殼蓋,平行縫焊,具有很好的屏蔽作用。