電阻陣列DAC,電阻陣列DAC基本原理是什么?

隨著通信、多媒體技術(shù)和圖像處理技術(shù)的快速發(fā)展，數(shù)字信號處理中的數(shù)模轉(zhuǎn)換器(Digital-Analog Converter，即DAC)被廣泛應(yīng)用于數(shù)字無線系統(tǒng)、通信、計算機、高精度成像系統(tǒng)和視聽系統(tǒng)，而數(shù)字信號處理的各種數(shù)字信號，最終要通過數(shù)模轉(zhuǎn)換技術(shù)，變?yōu)榭奢敵龅?a href="http://www.asorrir.com/analog/" target="_blank">模擬信號。數(shù)模轉(zhuǎn)換器的好壞直接影響整個系統(tǒng)的性能。由于數(shù)字信號處理技術(shù)的飛速發(fā)展，要求DAC具有足夠高的數(shù)據(jù)處理速度和足夠高的精度。然而，考慮到芯片的實際應(yīng)用，在不損失電路性能的前提下，降低成本便成為首要任務(wù)。在∑-△型DAC高成本的不利因素下，各式各樣的DAC都為了降低成本，提高精度而努力。

基本原理：

電阻列陣DAC又稱為權(quán)電阻網(wǎng)絡(luò)DAC。如圖，它由模擬開關(guān)S、權(quán)電阻網(wǎng)絡(luò)、求和放大器和參考電壓Vref組成。

模擬開關(guān)S受輸入二進制碼do,di,d2,d3控制。當(dāng)di=1時，S，將權(quán)電阻網(wǎng)絡(luò)中相應(yīng)的電阻和參考電壓Vref接通，有支路電流Ii流向求和放大器;當(dāng)di=0時，S*將權(quán)電阻網(wǎng)絡(luò)中相應(yīng)的電阻接地，支路電流為0。權(quán)電阻網(wǎng)絡(luò)由4個按二進制規(guī)律排列的電阻23R，22R，21R, 20R組成，所有電阻的一端接在運算放大器的反相端，另一端分別與相應(yīng)的模擬開關(guān)相連。最高有效位(MSB)的權(quán)電阻RMSB為R，最低有效位(Least Significant Bit縮寫為“B)的權(quán)電阻RLSB=23R。也就是說，二進制權(quán)碼的位權(quán)越大，對應(yīng)的權(quán)電阻越小。

下面對轉(zhuǎn)換輸出模擬電壓Vom與輸入數(shù)字量d。之間的關(guān)系進行定量的分析。當(dāng)輸入二進制碼中某位di=1時，開關(guān)Si接至參考電壓Vref，由于運放為理想運放，反相端虛地電位為零，這時電阻支路中的電流為:

[[image:bk070539-2.jpg

當(dāng)輸入二進制碼中某位di=0時，S;開關(guān)接地，Ii=0。因此，可得出對應(yīng)于第i位數(shù)字量到模擬量的轉(zhuǎn)換表達(dá)式為:

根據(jù)運放虛斷原理，運放的輸入不取電流，所以有:

因為RF=R/2，代入上式得

進一步推廣到當(dāng)n位權(quán)電阻網(wǎng)絡(luò)DAC,當(dāng)反饋電阻RF為R/2時，輸出電壓為

從上式可以看出DAC輸出的模擬電壓正比于輸入的數(shù)字量Dn，實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。當(dāng)Dn=0時，Vo=O，當(dāng)D_=111...11時，

所以可以得出DAC輸出巧的最大變化范圍為:

權(quán)電阻網(wǎng)絡(luò)型DAC的精度取決于參考電壓Vref、模擬開關(guān)Si、運算放大器及各權(quán)電阻的精度。為了保證精度，網(wǎng)絡(luò)中每個權(quán)電阻的阻值都要很精確。但權(quán)電阻解碼網(wǎng)絡(luò)中阻值范圍太寬，最高位電阻RMSB與最低位電阻RLSB之比為1:2N-1，即當(dāng)N=11時，其比值為1:1024。若RMSB=2kO, RisB=2.048MO。一般利用集成工藝制造如此大的阻值是很困難的，從產(chǎn)品成本控制上也不允許。