全數字環路濾波器,什么是全數字環路濾波器

環路濾波器的性能優劣會直接影響到跟蹤環路的性能。而采用數字化的環路濾波器便于調試參數和提高系統可靠性。環路濾波器的輸出要直接控制頻率合成器產生相應頻率，使本地偽碼能夠準確跟蹤發端信息。

基本原理：

數字環中使用的數字環路濾波器與模擬環中使用的環路濾波器作用一樣，都對噪聲及高頻分量起抑制作用，并且控制著環路相位校正的速度與精度。適當選擇濾波器的參數，可以改善環路的性能。數字環路濾波器的設計原理是建立在模擬環路濾波器的基礎上的。模擬的環路濾波器可以采用RC積分濾波器、無源比例積分濾波器或有源比例積分濾波器等。而數字環路濾波器與其相對應，甚至有參數上的對應關系。

對模擬二階環路濾波器，其傳遞函數為:

其中T1, T2為時間常數，決定環路的響應能力。

上式的時域表示為:

對其進行數字處理:

以上即為二階數字環路濾波器的數學模型推導，上式可用下圖來表示:

如圖，即可作為實現數字環路濾波器的算法框圖和理論依據。在圖中兩個參數T2/T1 和T/T1的選擇是整個設計的關鍵，它們的取值將直接影響整個環路的跟蹤性能。在設計中，要根據擴頻系統的具體指標對兩個參數進行調整。

現狀和發展

在這里 ，我們只給出這種數字延遲鎖定環的設計方案，而系統的參數和技術指標以及數字環路濾波器的FPGA具體實現將不予說明。盡管該方案的實現能夠具有精度高和便于調試等特點，但是該方案中也存在模擬延遲鎖定環中的一些缺點，如兩條支路不能精確對稱、電路復雜等。但由于偽碼速率高使得全數字方案的實現很困難，隨著ASIC技術的飛速發展，這一問題將最終獲得解決。