2017年3月，三星和臺積電分別就其半導(dǎo)體制程工藝的現(xiàn)狀和未來發(fā)展情況發(fā)布了幾份非常重要的公告。三星表示，該公司有超過7萬個晶圓加工過程都采用了第一代10nm FinFET工藝，未來這一數(shù)量還會繼續(xù)增加，同時，三星還公布了未來的即將采用的工藝路線圖。特別是，三星計劃在未來將公布三個工藝，目前為止，我們對于這三個工藝均一無所知。

另一方面，臺積電表示，采用其第一代10nm工藝的芯片將會很快實現(xiàn)量產(chǎn)，同時，臺積電也表示，在未來幾年，臺積電將會陸續(xù)推出幾項全新的工藝，這其中就包括將在2019年推出的首款7nm EUV工藝。

10 nm： 三星還在不斷推進

眾所周知，2016年11月份，三星已經(jīng)開始將10LPE制造技術(shù)應(yīng)用到其生產(chǎn)的SOC中。這一制造技術(shù)與三星之前使用的14LPP工藝相比，將能夠縮小30%的晶片面積，同時能夠降低40%的功耗或者是提高27%的性能（以同樣的能耗）。到目前為止，三星已經(jīng)用該技術(shù)加工量超過七萬片wafer，從這一過程中規(guī)可以大概估算出三星的技術(shù)（考慮到10nm的工藝生產(chǎn)周期為90天左右）。

同時，我們應(yīng)當知道的是，三星目前還沒有推出很多10nm工藝的產(chǎn)品：只有三星自己的Exynos系列和三星為高通代工的835芯片是使用了三星的10nm工藝。

除了以上產(chǎn)品之外，三星計劃在2017年底量產(chǎn)采用第二代10nm工藝的芯片，也就是三星所說的10LPP工藝。未來，三星將會在2018年底推出采用第三代10nm工藝的芯片（10LPU）。去年，三星曾表示，10LPP工藝比現(xiàn)有的10LPE工藝提高了10%左右的性能，而10LPU工藝，具體細節(jié)目前還一無所知。

但是我們可以肯定的是10LPU工藝必然在性能，功耗和芯片面積上有所提升，但是具體在哪一方面會有巨大突破，目前還不甚明朗。

隨著這一工藝的出現(xiàn)，三星也將會和Intel在14nm上推出三代不同的改進工藝一樣，在10nm上推出三種不同的改進工藝。

不過值得注意的是，三星在14nm上并沒有推出14LPC工藝的產(chǎn)品，那么我們可以猜測，在10nm上，三星也不會推出對應(yīng)工藝的產(chǎn)品。

這是否意味著，三星推出的10LPU工藝主要針對的是超小型的、超低功耗的應(yīng)用各種新興應(yīng)用呢，三星還沒有給出確切的回答。

10nm： TSMC已經(jīng)準備好了

至于臺積電，其10nm工藝（CLN10FF）已經(jīng)有兩個工廠能夠達到合格要求，其大規(guī)模量產(chǎn)大概時間為2017年下半年。預(yù)計未來這兩個工廠每季度能夠生產(chǎn)上萬片芯片。臺積電希望能夠不斷增加產(chǎn)能，計劃在今年出貨40萬片晶圓。

考慮到FinFET技術(shù)冗長的生產(chǎn)周期，臺積電想要提高10nm工藝的產(chǎn)能來滿足其主要客戶的芯片需求，還需要很長的產(chǎn)能爬坡時間。那么蘋果如果想要使用采用這一工藝的芯片，為其今年九月或者是十月推出新手機進行大量備貨，在前期還是非常困難的。

CLN10FF技術(shù)與CLN16FF+技術(shù)相比到底存在多少優(yōu)勢在臺積電內(nèi)部已經(jīng)進行過多次討論，該工藝明顯是針對移動設(shè)備使用的SOC的，而不是為普通的芯片廠商準備的。在相同的功率和復(fù)雜性下，該工藝能夠提高50%的芯片密度。如果采用同一頻率和復(fù)雜性，同時降低40%的功耗，同樣能夠帶來20%的性能提升。

與三星不同的是，臺積電并不打算在10nm工藝上推出多個改進型工藝。臺積電預(yù)計在明年直接推出7nm工藝。

7nm對于半導(dǎo)體制造工藝來說是非常重要的里程碑，吸引了很多設(shè)計者為之努力。

但是，臺積電的野心明顯不止于此，臺積電未來還打算推出多種專門針對超小型和超低功耗應(yīng)用的制造工藝。