1? 背景

IP化是未來(lái)網(wǎng)絡(luò)業(yè)務(wù)的發(fā)展趨勢(shì)，而以太網(wǎng)以其優(yōu)越的性價(jià)比、廣泛的應(yīng)用及產(chǎn)品支持，成為以IP為基礎(chǔ)的承載網(wǎng)的主要發(fā)展方向。在部署電信級(jí)以太網(wǎng)時(shí)，如何解決時(shí)鐘同步問(wèn)題是一個(gè)要考慮的方面。對(duì)分組網(wǎng)絡(luò)的同步需求有兩個(gè)方面：一是，分組網(wǎng)絡(luò)可以承載TDM業(yè)務(wù)，并提供TDM業(yè)務(wù)時(shí)鐘恢復(fù)的機(jī)制，使得TDM業(yè)務(wù)在穿越分組網(wǎng)絡(luò)后仍滿足一定的性能指標(biāo)；二是，分組網(wǎng)絡(luò)可以像TDM網(wǎng)絡(luò)一樣，提供高精度的網(wǎng)絡(luò)參考時(shí)鐘，以滿足網(wǎng)絡(luò)節(jié)點(diǎn)或終端的同步需求。

　　同步以太網(wǎng)（SyncE）就是最新的標(biāo)準(zhǔn)解決方法。在SyncE中，以太網(wǎng)采用與SONET（同步光纖網(wǎng)絡(luò)）/SDH（同步數(shù)字系列）相同的方式，通過(guò)高品質(zhì)、可跟蹤一級(jí)基準(zhǔn)時(shí)鐘信號(hào)同步其位時(shí)鐘。2006年，國(guó)際電信聯(lián)盟在其G.8261中描述了SyncE概念。2007年，在G.8262中對(duì)SyncE的性能要求進(jìn)行了標(biāo)準(zhǔn)化，規(guī)定了同步以太網(wǎng)網(wǎng)絡(luò)設(shè)備中使用的時(shí)鐘的最低性能要求。IEEE在2002年發(fā)布了IEEE 1588標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)定義了一種精確時(shí)間同步協(xié)議(PTP)，2005年又制定了新版本的IEEE 1588，即IEEE 1588v2。

　　2? 相關(guān)標(biāo)準(zhǔn)與協(xié)議

　　2.1? IEEE 1588

　　IEEE 1588通過(guò)硬件和軟件配合獲得更精確的定時(shí)同步；在傳輸時(shí)間時(shí)鐘信號(hào)時(shí)無(wú)需額外的時(shí)鐘線，仍然使用原來(lái)以太網(wǎng)的數(shù)據(jù)線傳送時(shí)鐘信號(hào)，既簡(jiǎn)化了組網(wǎng)連接，又降低了成本。

　　IEEE 1588在技術(shù)規(guī)范中特別定義了一套基于消息的同步協(xié)議，通過(guò)周期性地發(fā)布帶有時(shí)間戳的信息包，可以使各個(gè)測(cè)控節(jié)點(diǎn)的時(shí)鐘得到校正，從而實(shí)現(xiàn)整個(gè)系統(tǒng)的同步運(yùn)行。其實(shí)現(xiàn)原理如圖1所示。

　　圖1? 時(shí)鐘誤差校正原理

　　首先，主時(shí)鐘節(jié)點(diǎn)周期性(一般為2 s)地向整個(gè)系統(tǒng)發(fā)送同步包(Sync)，接著將同步包時(shí)間戳打包再發(fā)送同步跟隨包(Follow Up)。當(dāng)各從時(shí)鐘節(jié)點(diǎn)收到主時(shí)鐘節(jié)點(diǎn)發(fā)來(lái)的同步包和同步跟隨包后，依據(jù)各自時(shí)間戳、接收同步包時(shí)間戳和解析同步跟隨包的時(shí)間戳，計(jì)算主從時(shí)鐘差值；并用這個(gè)差值調(diào)整自身時(shí)鐘，直到與主時(shí)鐘同步為止。

　　分布式測(cè)控系統(tǒng)中，每個(gè)測(cè)控設(shè)備在網(wǎng)絡(luò)中所處位置、布線方式、布線長(zhǎng)度以及目前網(wǎng)絡(luò)技術(shù)中的固有問(wèn)題，也將造成測(cè)控?cái)?shù)據(jù)在傳輸過(guò)程中的不同延遲。為了有效消除網(wǎng)絡(luò)延遲對(duì)分布式系統(tǒng)實(shí)時(shí)性的影響，IEEE 1588也定義了2個(gè)信息包，校正原理如圖2所示。

　　圖2? 網(wǎng)絡(luò)延遲校正原理

　　從時(shí)鐘節(jié)點(diǎn)可以不定期(一般為4～60 s)地向主時(shí)鐘節(jié)點(diǎn)發(fā)送延遲請(qǐng)求包(Delay Request)，主時(shí)鐘節(jié)點(diǎn)收到延遲請(qǐng)求包后，立即將接收時(shí)間戳打包并返回延遲應(yīng)答包。當(dāng)從時(shí)鐘節(jié)點(diǎn)收到延遲應(yīng)答包后，依據(jù)自身發(fā)送延遲請(qǐng)求包時(shí)間戳和解析延遲應(yīng)答包時(shí)間戳計(jì)算網(wǎng)絡(luò)延遲時(shí)間，并用這個(gè)差值調(diào)整自身時(shí)鐘，直到與主時(shí)鐘同步。基于以上方法，可以有效消除主從時(shí)鐘差異和測(cè)控?cái)?shù)據(jù)在網(wǎng)絡(luò)中的傳輸延遲，從而實(shí)現(xiàn)分布式網(wǎng)絡(luò)化測(cè)控系統(tǒng)的時(shí)鐘同步。

　　2.2? 基準(zhǔn)時(shí)鐘信號(hào)的分配方式

　　G．8261定義了分組網(wǎng)中的定時(shí)同步網(wǎng)元，規(guī)定了網(wǎng)絡(luò)中所容許的最大抖動(dòng)和漂移值，以及分組網(wǎng)邊界與TDM接口時(shí)需要達(dá)到的抖動(dòng)和漂移容限的最小值；概述了網(wǎng)元實(shí)現(xiàn)同步功能的最小要求；提出了兩種基準(zhǔn)時(shí)鐘信號(hào)的分配方式——網(wǎng)絡(luò)同步方式（同步以太網(wǎng)）和基于分組方式，解決了分組*別是以太網(wǎng)的同步問(wèn)題。特別指出的是，兩種分配方式各有優(yōu)點(diǎn)，其混合應(yīng)用將構(gòu)建既能實(shí)現(xiàn)頻率同步，又能實(shí)現(xiàn)時(shí)間同步的下一代同步網(wǎng)。

　　（1） 網(wǎng)絡(luò)同步方式（同步以太網(wǎng)）

　　與現(xiàn)在的SONET/SDH鏈路一樣，同步以太網(wǎng)通過(guò)OSI七層協(xié)議的第一層（即物理層）實(shí)現(xiàn)網(wǎng)絡(luò)同步。同步以太網(wǎng)方式又稱“PRC分配方式”（如GPS）或用同步物理層的主從方式。它支持基于網(wǎng)絡(luò)同步線路碼方式的時(shí)鐘分配，已廣泛地運(yùn)用到同步TMD網(wǎng)中。

　　其特點(diǎn)是：使用以太網(wǎng)物理層；僅能分配同步頻率，不能分配同步時(shí)間；不會(huì)因網(wǎng)絡(luò)高層產(chǎn)生損傷而受到影響，同步質(zhì)量好，可靠性高。

　　（2） 基于分組方式

　　該方式是指定時(shí)信息由分組承載，發(fā)送專門的時(shí)間戳消息，雙向傳送定時(shí)信息的方法可能是NTP或類似的協(xié)議。值得注意的是，雙向協(xié)議還能傳送時(shí)間信息。

　　其特點(diǎn)是：與物理層無(wú)關(guān)；能分配同步頻率和同步時(shí)間；會(huì)因電信網(wǎng)的損傷而受到影響，如分組延時(shí)抖動(dòng)。

　　3? 應(yīng)用實(shí)例

　　3.1? Si5315芯片

　　在實(shí)際應(yīng)用中，采用Silicon Labs公司生產(chǎn)的Si5315芯片。該芯片為一款抖動(dòng)衰減時(shí)鐘倍頻芯片，采用8 kHz～*.53 MHz的雙時(shí)鐘輸入，并且產(chǎn)生2個(gè)獨(dú)立的倍頻時(shí)鐘。在同步方面，主要采用Silicon Labs的第三代DSPLL技術(shù)，能夠產(chǎn)生任意比率的頻率合成以及在高速率下的去抖動(dòng)。除支持SONET/SDH和以太網(wǎng)時(shí)鐘外，Si5315還可支持10G線路編碼率的同步以太網(wǎng)時(shí)鐘倍頻芯片。

　　具體應(yīng)用實(shí)例如圖3所示。本地時(shí)鐘輸入62.5 MHz作為芯片的一路輸入，經(jīng)過(guò)Si5315倍頻后輸出端口一路為125 MHz。將其信號(hào)引入以太網(wǎng)設(shè)備的CDR模塊（數(shù)據(jù)時(shí)鐘恢復(fù)模塊）作為參考時(shí)鐘。當(dāng)數(shù)據(jù)進(jìn)入CDR后恢復(fù)出一個(gè)接近62.5 MHz的時(shí)鐘，再次輸入Si5315，經(jīng)過(guò)DPLL鎖相達(dá)到芯片認(rèn)為符合要求的時(shí)鐘后，本地時(shí)鐘的輸入被屏蔽。當(dāng)網(wǎng)絡(luò)中所有的設(shè)備都完成此項(xiàng)操作后，整個(gè)網(wǎng)絡(luò)的時(shí)鐘同步完成。在具體的應(yīng)用中前級(jí)的數(shù)據(jù)時(shí)鐘往往抖動(dòng)十分嚴(yán)重，經(jīng)過(guò)Si5315芯片處理后，時(shí)鐘能恢復(fù)得很好，并且所有設(shè)備的時(shí)鐘都保持了一致性。

　　圖3? Si5315同步芯片應(yīng)用實(shí)例

　　3.2? DP83640芯片

　　IEEE 1588的精密時(shí)鐘協(xié)議（PTP）能夠?qū)崿F(xiàn)高精度的以太網(wǎng)時(shí)間同步，但是如果需要達(dá)到ns級(jí)的時(shí)鐘同步性能，僅僅通過(guò)軟件是很難實(shí)現(xiàn)的。因?yàn)樵诰€路上接收PTP包之后，對(duì)它們進(jìn)行處理的每一種器件都會(huì)增加同步誤差。DP83640通過(guò)在物理層以硬件加軟件的方式使得ns級(jí)的時(shí)鐘同步成為可能。

　　DP83640是一款基于IEEE 1588標(biāo)準(zhǔn)的時(shí)鐘同步芯片，采用硬件和軟件結(jié)合的方式提供最高的精確度實(shí)時(shí)工業(yè)的時(shí)鐘同步，可確保分布式上各節(jié)點(diǎn)能按照主機(jī)時(shí)鐘的時(shí)間同步定時(shí)，并確保各節(jié)點(diǎn)之間的時(shí)間偏差不會(huì)超過(guò)8 ns。一旦線路上有PTP包，即被DP83640的精密PHYTER所讀取。

　　DP83640具有幾個(gè)內(nèi)部時(shí)鐘，包括本地參考時(shí)鐘、1個(gè)以太網(wǎng)接收時(shí)鐘和1個(gè)PTP時(shí)鐘信號(hào)源；同時(shí)，還包括1個(gè)內(nèi)部的PTP數(shù)字計(jì)數(shù)器，以及可以控制數(shù)字計(jì)數(shù)器和PTP時(shí)鐘速率（頻率）的邏輯。

　　在同步以太網(wǎng)交換機(jī)的方案中，通過(guò)替換以太網(wǎng)層并增加IEEE 1588 PTP軟件實(shí)現(xiàn)。如圖4所示，CPU、交換芯片和DP83640通過(guò)MII口連接起來(lái)組成一個(gè)系統(tǒng)。交換機(jī)成為以太網(wǎng)中同步的一個(gè)器件，使得交換機(jī)所形成的以太網(wǎng)及該網(wǎng)絡(luò)下所掛的器件都滿足IEEE 1588協(xié)議，最終形成同步以太網(wǎng)。

　　圖4? 基于DP83640的同步以太網(wǎng)交換機(jī)應(yīng)用框圖

　　結(jié)語(yǔ)

　　從目前的原型實(shí)驗(yàn)和應(yīng)用來(lái)看，IEEE 1588中標(biāo)準(zhǔn)化的精確時(shí)間協(xié)議可以達(dá)到亞微秒級(jí)的同步精度，并且有可能達(dá)到更高的精度。IEEE 1588為基于多播技術(shù)的標(biāo)準(zhǔn)以太網(wǎng)的實(shí)時(shí)應(yīng)用提供了有效的解決方案，但同時(shí)也存在一些尚待進(jìn)一步研究的問(wèn)題，如主時(shí)鐘的容錯(cuò)性能、振蕩器的穩(wěn)定性對(duì)時(shí)鐘的影響等。相信今后該標(biāo)準(zhǔn)會(huì)更加完善，也會(huì)有更多的具體應(yīng)用可以參考。