當今，隨著人們生活水平和社會科技水平的快速發展，汽車數量變得越來越多了。當前，各大科技企業為了更好地爭奪汽車市場，紛紛投入了大量的研發資金用來提高汽車的質量水平，讓汽車變得更加智能。而智能汽車的發展往往離不開傳感器技術。

通過FPGA平臺，MIPI CSI-2虛擬通道可以幫助嵌入式工程師將多個傳感器數據流合并到一個I/O端口上。

無人機、智能汽車和增強或虛擬現實（AR/VR）耳機都使用多個不同類型的圖像傳感器來捕捉操作環境的數據。每個傳感器都需要連接到系統的應用處理器（AP），以提供系統所需的圖像數據，這對嵌入式工程師來說是一個設計挑戰。

首要的挑戰則是在有限的AP I/O端口來連接傳感器時，必須仔細分配I/O端口，以確保所有需要連接到AP的離散組件都有一個。其次，由于無人機和AR/VR耳機的外形的小巧尺寸，又必須使用電池供電。因此，在這些應用程序中使用的組件必須保證尺寸適中和節能。

解決AP缺乏I/O端口的一個解決方案是使用虛擬通道，如MIPI攝像機串行接口2 （CSI-2）規范中定義的那樣。它們可以將最多16個不同的傳感器流合并到一個單獨的流中，然后通過一個I/O端口將其發送到AP。

虛擬信道實現的首選硬件平臺是現場可編程門陣列（FPGA）。我們需要很長時間來設計可替代的硬件平臺，而且可能沒有無人機或AR/VR耳機等應用所需的低功耗性能。有些人認為FPGA占用的空間太大，消耗的能量太多，不適合作為支持虛擬通道的可行平臺。但是隨著半導體設計和制造的進步使新一代更小、更節能的FPGA成為可能。

情境概述

消費者對無人機、智能汽車和AR/VR耳機的需求不斷增長，這推動了傳感器市場的巨大增長。Semico Research預計，汽車（27% CAGR）、無人機（27% CAGR）和AR/VR耳機（166% CAGR）的應用是傳感器的主要需求驅動因素，并預測到2022年，半導體原始設備制造商每年將運送超過15億個圖像傳感器。

上述的應用程序需要多個傳感器來捕獲關于其操作環境產生的數據。例如，智能汽車可以使用多個高清圖像傳感器用于后視鏡和環繞攝像頭，一個激光雷達傳感器用于目標檢測，一個雷達傳感器用于盲點監測。

在當今的智能汽車中，傳感器（雷達/激光雷達、圖像、飛行時間等）使緊急制動、后視鏡和避碰等應用成為可能。

傳感器的激增也帶來了一個問題，由于所有傳感器都需要將數據發送到汽車的AP上，而AP的I/O端口數量有限。此外，更多的傳感器還會增加設備電路板上與AP的連線密度，這就給耳機等小型設備的設計帶來了挑戰。

虛擬通道是解決AP I/O端口不足的一個妙計。剛才已介紹過，它是將來自不同傳感器的視頻流合并為一個流，該流可以通過一個I/O端口發送到AP。目前流行的將相機傳感器連接到AP的標準是MIPI聯盟開發的MIPI相機串行接口2 （CSI-2）規范。通過使用CSI-2虛擬通道功能，CSI-2可以將多達16個不同的數據流組合成一個數據流。然而，將來自不同圖像傳感器的流合并到一個視頻流中也存在幾個困難。

啟用虛擬通道所面臨的困難

事實上，將來自同一類型傳感器的傳感器數據合并到一個通道中并不復雜。在一種方法中，傳感器可以被同步并連接它們的數據流，這樣它們就可以兩倍寬度的圖像發送到AP上。但真正的挑戰來自于需要合并不同傳感器的數據流。

例如，無人機可以在白天使用高分辨率的圖像傳感器來檢測目標，在晚上使用低分辨率的紅外傳感器來捕捉熱成像來檢測目標。這些傳感器有著無法同步的不同類型的幀速率、分辨率和帶寬。為了跟蹤不同的視頻流，每個CSI-2數據包都需要使用虛擬信道標識符進行標記，以便AP能夠根據需要處理每個數據包。

虛擬通道結合來自多個傳感器的數據流來保存I/O端口。來自不同傳感器的數據流需要同步時鐘頻率和輸出頻率。

除了分組標記之外，結合來自不同類型傳感器的數據流同時還需要同步傳感器數據負載。如果傳感器以不同的時鐘速度工作，則需要為每個傳感器維護單獨的時鐘域。然后在將這些域輸出到AP之前對它們進行同步。

專用硬件橋接器的作用

利用橋接解決方案來支持硬件中的虛擬通道可以解決上述問題。通過專用的虛擬通道橋，所有圖像傳感器都連接到橋的I/O端口，這樣橋就可以通過一個端口連接到AP，從而釋放出寶貴的AP端口來支持其他外圍設備。橋接器再將這些多個跟蹤合并到AP上。

為了將連接傳感器和API/O端口最小化，一個具有虛擬通道支持的硬件橋將多個傳感器流合并到一個I/O端口上。

FPGA允許為每個傳感器輸入實現并行數據路徑，每個路徑都有自己的時鐘域。這些域在虛擬通道合并階段進行同步，如圖所示，從而消除了AP的處理負擔。

基于pld的虛擬信道硬件的優點

在硬件實現虛擬通道支持方面，FPGA是集成電路（IC）平臺的不二之選。FPGA是具有靈活的I/O端口的集成電路，可以支持多種接口。它還具有可以用Verilog等硬件描述語言編寫的大型邏輯陣列。

ASIC則需要漫長的設計和質量保證（QA）過程，FPGA則不同，它已經通過了QA認證，可以在幾天或幾周內完成設計。然而，傳統的FPGA通常被視為體積龐大、耗電量大的設備，不適合電力受限的嵌入式應用。

但隨著Lattice Semiconductor的FPGA CrossLink的出現，這一說法被推翻了。該系列提供了使用虛擬通道的視頻橋應用程序所需的性能、大小和功耗的組合。FPGA提供了兩個4通道的MIPI D-PHY收發器，每個PHY的運行速度可達6Gb /s，其形狀因數小到6mm2。

此外，它們支持多達15個可編程源同步差分I/O對，如MIPI-D-PHY、LVDS、sub-LVDS，甚至單端并行CMOS，并且在許多應用中消耗不到100兆瓦。另有支持休眠模式，以減少待機時的功耗。Lattice還擁有一個擴展的軟件IP庫，以幫助加速不同橋接解決方案的實現。

責任編輯：ct