?

　　本文根據(jù)瞬變光輻射探測中強背景、弱目標的特點，設(shè)計出以FPGA為控制和處理的核心的數(shù)據(jù)采集方案。該方案采用背景與信號雙重濾波通道，二級程控放大，有效地保證了信號采集質(zhì)量;同時對目標信號采用變頻存儲，大大降低了對數(shù)據(jù)存儲與傳輸?shù)囊螅ＷC了采集過程中有較一致的測量精度。

　　1 系統(tǒng)組成及工作原理

　　數(shù)據(jù)采集系統(tǒng)大致可分為三個部分：前級預處理模塊，采樣存儲模塊，F(xiàn)PGA控制模塊，其中前級預處理模塊包括光電轉(zhuǎn)換器件，有源濾波器組，程控放大電路等。整個系統(tǒng)框圖如圖1所示，光電轉(zhuǎn)換電路將進入系統(tǒng)的光信號通過探測器轉(zhuǎn)化為電流信號，然后經(jīng)跨阻運算放大器轉(zhuǎn)換為電壓信號。系統(tǒng)設(shè)計兩個濾波通道：背景采用低通濾波，信號采用高通濾波。在起始狀態(tài)，模擬開關(guān)默認選通背景通道，程控放大器設(shè)置為背景模式。背景信號經(jīng)A/D采樣后送入FPGA，進行閾值比較。當檢測到大于閾值的情況時，F(xiàn)PGA對模擬開關(guān)進行通道切換，高通濾波器通道選通，同時程控放大器工作模式選擇為信號模式。根據(jù)信號前陡后緩的特點，F(xiàn)PGA通過對A/D與FIFO的協(xié)同控制，實現(xiàn)數(shù)據(jù)先密后疏地采集存儲。

　　2 數(shù)據(jù)采集系統(tǒng)硬件設(shè)計

　　2.1 前級預處理電路

　　光電檢測電路中，光電探測器直接關(guān)系著系統(tǒng)性能的優(yōu)劣。為了減小由環(huán)境電磁輻射所引起的感生電流的影響，器件適宜選擇陶瓷封裝。另外，探測器的感光面積不能過大，否則會導致暗電流、節(jié)電容、上升時間等參數(shù)增大，影響探測效果。設(shè)計中采用日本濱松公司的S2387硅光二極管，該探測器具有靈敏度高，時間響應快，動態(tài)范圍大等特點。電路設(shè)計采用零偏置模式，無暗電流，二極管噪聲主要是分流電阻產(chǎn)生的熱噪聲，同時具有最佳的精密度和線性度。高低通濾波器采用有源濾波器，反應速度快，濾除諧波效果好，可以動態(tài)的補償無功功率。程控放大器由集成運放與模擬開關(guān)組成，通過FPGA控制模擬開關(guān)，在運放的輸入端接入不同的電阻實現(xiàn)增益的調(diào)整。

　　2.2 采樣存儲電路

　　由于目標信號動態(tài)范圍很大(約為80 dB)，因此需要選擇寬動態(tài)范圍的ADC來實現(xiàn)對信號的采集。采用14 b ADC采樣幅度變化達4個數(shù)量級的動態(tài)范圍的信號，能滿足系統(tǒng)所要求的高探測靈敏度要求。但是由于A/D轉(zhuǎn)換器件都存在精度誤差，用高精度的A/D轉(zhuǎn)換元器件當作低精度的A/D轉(zhuǎn)換元器件使用可以減小精度誤差。本設(shè)計采用ADI公司的16 bAD976A。AD976A低功耗16 b逐次逼近式A/D轉(zhuǎn)換器，轉(zhuǎn)換速度為200 KSPS，可選用內(nèi)部或是外部的2.5 V參考電源。AD976允許16 b一次并行輸出，又可以以兩個8 b的形式輸出。設(shè)計中為節(jié)省管腳采用雙8 b輸出。

　　為了保證在不同時鐘域間準確地傳輸數(shù)據(jù)，數(shù)據(jù)緩存采用異步FIFO。異步FIFO具有高速、可靠性好等特點，能夠避免不同時鐘間由于相位差異造成數(shù)據(jù)的誤采樣。設(shè)計中采用的IDT7204是IDT72XX系列中的4 096×9 b的CMOS雙口存儲緩存芯片。內(nèi)部讀、寫指針在先進先出的基礎(chǔ)上進行讀寫，其寫時鐘W和讀時鐘R由外部提供;滿標志()和空標志()控制數(shù)據(jù)的溢出和空讀，仿真存儲器滿時寫入數(shù)據(jù)，能方便地進行任意字深和字長的擴展。

3 FPGA控制邏輯設(shè)計

　　數(shù)據(jù)采集系統(tǒng)以FPGA為核心完成自適應閾值設(shè)定，工作模式切換、變頻采樣存儲以及按照接口協(xié)議下傳數(shù)據(jù)。數(shù)據(jù)采樣和存儲控制流程如圖3所示。

　　3.1 自適應閾值設(shè)定

　　自適應閾值的設(shè)定是根據(jù)當前背景噪聲的大小進行現(xiàn)有閾值進行更新。系統(tǒng)默認的工作狀態(tài)是背景檢測模式，當采集到系統(tǒng)所要求的數(shù)據(jù)個數(shù)后，將這些數(shù)據(jù)求其有效值后乘以一個加權(quán)系數(shù)(一般情況下是5～10)作為當前的閾值。系統(tǒng)每隔一段時間給FPGA重新賦閾值。當所采集的數(shù)據(jù)的幅值連續(xù)超過當前閾值設(shè)定的次數(shù)時，此時系統(tǒng)判定當前的背景信號發(fā)生，F(xiàn)PGA控制切換相關(guān)的電路，啟動相關(guān)的電路工作。這樣做的目的是防止高能粒子撞擊光學鏡頭或是光罩，瞬間產(chǎn)生超過當前閾值的能量造成誤觸發(fā)。