1 介紹：

這篇文章收集了有用的指導(dǎo)原則和一些計(jì)算公式，來(lái)幫助初學(xué)者以及有經(jīng)驗(yàn)的工程師理解將電路原理圖轉(zhuǎn)化為物理原型的相關(guān)話題。文章考慮元器件的寄生參數(shù)，這些寄生參數(shù)會(huì)降低效率，造成壓降，產(chǎn)生脈沖，甚至?xí)斐?a target="_blank">電源的無(wú)序操作。對(duì)于電源設(shè)計(jì)者，有個(gè)共性的問(wèn)題是電源作為主辦的一部分，系統(tǒng)工程師希望電源結(jié)構(gòu)和主辦的其他部分相似。其中一個(gè)目的是電源不需要單獨(dú)使用散熱器。這也意味著工程師需要熟悉主板提供的散熱方式。

2 直流寄生參數(shù)

對(duì)于高輸出電流的電源，元件的電阻是重要的問(wèn)題，因?yàn)樗鼤?huì)降低效率，發(fā)熱，甚至可能影響基準(zhǔn)電壓。即使這樣，人們還是很容易忽視PWM布線電阻。如圖1根據(jù)電阻率和物理性狀能夠容易地計(jì)算出電阻。從公式不難看出，路徑越長(zhǎng)，電阻越大；橫截面積越大，電阻越小。表1中是常用導(dǎo)體的電阻率。有個(gè)有趣的地方，電鍍銅比純銅的電阻率大。這個(gè)對(duì)于理解電源是非常重要的。因?yàn)殡婂冇糜谶^(guò)孔來(lái)實(shí)現(xiàn)PWBs的電器鏈接，同時(shí)電鍍也應(yīng)用于PWBs的表面，增加銅皮厚度。大多數(shù)時(shí)候，表面層是“1電鍍1”意味著銅層為1oz厚，附加1oz的電鍍層。這會(huì)使得表層電阻減少你期望的25%。另外有趣的一點(diǎn)是焊接材料比如說(shuō)焊錫不是良導(dǎo)體。

? ? ? ? ? ? ? ? ? ? ? ?

圖1 電阻計(jì)算和常見(jiàn)的電阻率

一個(gè)簡(jiǎn)單估算PWM 布線電阻的方法見(jiàn)圖2。第一步計(jì)算出正方體導(dǎo)體的電阻。

圖2PWB 布線電阻簡(jiǎn)化計(jì)算

表1是常見(jiàn)的布線厚度和溫度電阻的計(jì)算。注意100度電阻大約升高30%。銅的電阻與溫度成線性變化。當(dāng)計(jì)算出正方體導(dǎo)體的電阻后，設(shè)計(jì)者就可以估算PWM 布線有幾段，然后乘以正方體電阻即可計(jì)算出總電阻。記住1oz銅大概有0.5mΩ。這比記電阻率更容易。

一個(gè)經(jīng)常忽視的電流路勁是過(guò)孔，從板的頂層到底層的通路。實(shí)際上這些過(guò)孔有相當(dāng)?shù)碾娮琛D3代表一個(gè)穿過(guò)1.5mm厚度PWB的過(guò)孔電阻的計(jì)算。盡管2.4mΩ看起來(lái)很小，但是如果這是10A電流的唯一路勁，它會(huì)造成1/4W的功耗，并且會(huì)造成24mV的壓降。對(duì)于1.2V的輸出電源，這可能會(huì)造成2%的負(fù)載電壓降落。經(jīng)典規(guī)則是“過(guò)孔電流極限在1A到3A之間”。我們不僅需要詳細(xì)檢查電源輸出路勁，而且應(yīng)該考慮開(kāi)關(guān)器件附近的交流路勁。注意：從電源調(diào)節(jié)器到負(fù)載的路勁上會(huì)有壓降，一個(gè)好的設(shè)計(jì)應(yīng)該將負(fù)載盡量靠近電源調(diào)節(jié)器端。

在設(shè)計(jì)PWB布線尺寸時(shí)，除了壓降因素，還需要考慮溫度因素。正如前邊過(guò)孔的討論，即使幾毫歐姆的電阻，都會(huì)產(chǎn)生顯著的功耗，因此造成較大的溫升。IPC 已經(jīng)發(fā)布了用于指導(dǎo)“對(duì)于指定溫升的導(dǎo)體寬度選擇”的標(biāo)準(zhǔn)。如圖4，即為確定載流能力的數(shù)據(jù)表。例如：考慮0.1 inch 寬，1 ounce厚度的走線。對(duì)于10度溫升，導(dǎo)線的載流能力為4A；對(duì)于45度溫升，載流能力為9A。這些曲線表明了在極端條件下，跡線能夠承載電流的能力。但是并沒(méi)有考慮壓降。考慮一個(gè)1 ounce 厚，1 inch 長(zhǎng)，0.1 inch 寬的跡線，它的長(zhǎng)10倍寬，并且每正方形0.5 mΩ。這樣跡線的電阻為5 mΩ。溫升10度等價(jià)于20mV的壓降，45度的溫升等價(jià)于45mV的壓降。通常這類型壓降比較顯著，尤其是對(duì)于1V電源。所以如果導(dǎo)線形狀設(shè)計(jì)的合適，溫升不應(yīng)該是問(wèn)題。

3 交流寄生參數(shù)

PWB布線有寄生電容和電感。圖5可以看出，即使電容沒(méi)有安裝，自身的寄生參數(shù)也能降低其電容的性能。在低頻時(shí)，四類型的電容隨著頻率的升高都呈現(xiàn)出阻抗降低的趨勢(shì)，但是當(dāng)頻率升高到一定值，其阻抗不在降低，反而開(kāi)始升高。這是由電容的等效電感(ESL)造成的。根據(jù)電感的經(jīng)驗(yàn)法則，導(dǎo)體的電感按6nH/mm(15Nh/in)計(jì)算。例如對(duì)于0.5mm長(zhǎng)的電容，其寄生電感為3nH。

? ? ? ? ? ? ? ?

圖6提供了一個(gè)精確的電感計(jì)算公式。這個(gè)主要是用來(lái)計(jì)算自由空間中PWB 布線的電感。有意思的是由于電感的自然對(duì)數(shù)關(guān)系式，較大的導(dǎo)線寬度對(duì)減少寄生電感影響較小。這就意味著我們需要盡量降低孤立布線的電感。

圖7是計(jì)算地平面正上方跡線寄生電感的公式。公式中關(guān)鍵點(diǎn)是寄生電感與層間距成正比，與導(dǎo)線寬度成反比。這就意味著相比孤立導(dǎo)線，我們有更多的控制變量來(lái)減少寄生電感。第二關(guān)鍵點(diǎn)是寄生電感與信號(hào)電流的環(huán)路面積成正比。圖7中的第一個(gè)計(jì)算公式代表多層板中鄰近地層的。注意：與圖6相比，電感可以通過(guò)第三個(gè)變量來(lái)減少，而且還可以通過(guò)加寬導(dǎo)線來(lái)進(jìn)一步降低寄生電感。第二個(gè)公式是典型的二層板。

值得注意的是，只有當(dāng)布線正下方的地線比跡線寬很多時(shí)候，上述寄生電感的計(jì)算才有效。如果地線寬度與其上方的走線差不多，結(jié)果會(huì)比計(jì)算值稍微大點(diǎn)。

圖7 地碰面上的布線能夠有效降低布線的寄生電感

不管是旁路電容還是輸出電容，要想電容有效，就應(yīng)該盡量降低與其連接的引線寄生電感。布線的第一步，設(shè)計(jì)者應(yīng)該畫出電路原理圖后，布線工程師應(yīng)該知道信號(hào)的關(guān)鍵路徑。第二部，電源工程師應(yīng)該規(guī)劃布局，確保高的di/dt路徑最短。盡量在需要的地方鋪地，最小旁路電容的環(huán)路面積。

設(shè)計(jì)者也可以考慮并聯(lián)不同類型的電容來(lái)優(yōu)化阻抗達(dá)到更好的帶寬。通過(guò)并聯(lián)2個(gè)不同類型的電容，可以獲得更低的阻抗，獲得更大的帶寬。一般來(lái)說(shuō)，頻率越高的電容要求物理尺寸越小。

圖8并聯(lián)電容優(yōu)化阻抗，擴(kuò)展帶寬

圖9代表共模電感與頻率的關(guān)系曲線。可以看到當(dāng)頻率升到一定程度，電感就表現(xiàn)出電容的特性，這個(gè)叫做分布電容。任何電感都有相似的現(xiàn)象。分布電容的典型值為10pF到100pF。

圖9 高頻時(shí)，電感變?yōu)殡娙?/p>

圖10提供了計(jì)算層到層之間的分布電容公式。該電容與介電常數(shù)，相對(duì)介電常數(shù)，面積和厚度有關(guān)。介電常數(shù)是個(gè)常數(shù)1/ 36π ×10?9 F/m，然而相對(duì)介電常數(shù)與材料相關(guān)。對(duì)于典型的PWB 材料，相對(duì)介電常數(shù)為5F/m。設(shè)計(jì)者唯一可控的變量是面積和間距。為使兩導(dǎo)體之間盡可能小的分布電容，就應(yīng)該使面積盡可能小，間距盡可能大。

交叉的跡線由于很小的分布電容，所以算不上主要問(wèn)題。電容耦合問(wèn)題通常包括層之間，焊盤之間以及并聯(lián)的導(dǎo)體之間。例如圖11為地層分布電容如何降低共模電感性能。這個(gè)例子中，共模電感下邊的地層是連續(xù)的。并且有很大的電源和共模電感連接區(qū)域。這會(huì)造成明顯的分布電容，從輸入到底，然后再到輸出。要想正確的連接這個(gè)共模電感，地層不應(yīng)該穿越電感，并且連接引線的區(qū)域應(yīng)該最小化。最嚴(yán)重的分布電容問(wèn)題通常是反饋端的連接以及補(bǔ)償放大器的連接。

圖10 范例計(jì)算分布電容

圖11 地層的分布電容短路共模電感

總結(jié)：無(wú)意識(shí)的電感可能會(huì)損壞濾波電容的功能。所以在低阻抗電路比如濾波器，開(kāi)關(guān)電源和定時(shí)器等設(shè)計(jì)中，一定要注意寄生電感參數(shù)。可以使用地層，加寬導(dǎo)線寬度，減小高di/dt的環(huán)路面積等措施來(lái)降低寄生電感；無(wú)意識(shí)的電容可能會(huì)損壞電感的功能。所以在高阻抗電路比如濾波器和放大器設(shè)計(jì)中，就應(yīng)該注意分布電容的影響。可以采用布局技巧，屏蔽等措施來(lái)降低分布電容。注意放大器的輸入端以及高的dv/dt路勁。

本人，擅長(zhǎng)MATLAB/SIMULINK軟件，有十多年的經(jīng)驗(yàn)，做過(guò)大量的項(xiàng)目以及課題；涵蓋控制辨識(shí)，金融，機(jī)電液，圖像處理識(shí)別，數(shù)據(jù)處理可視化，數(shù)字信號(hào)處理等領(lǐng)域。我的博客也包含大量的硬件設(shè)計(jì)方面的積累。