隨著半導(dǎo)體技術(shù)的高速發(fā)展，現(xiàn)今電子產(chǎn)品工作頻率越來越高，這種增加的頻率會導(dǎo)致信號邊緣響應(yīng)更加陡峭。并且由于電路板設(shè)計得越來越緊湊，布線越來越密，導(dǎo)致串?dāng)_問題也在日益激增。 ?PCB中的串?dāng)_是什么？串?dāng)_通俗點(diǎn)講是PCB板件，在無接觸的情況下，線路與線路之間能量轉(zhuǎn)移引起的干擾。串?dāng)_的形式主要有兩種，容性（電場）和感性（磁場）耦合。此兩種形式的噪聲耦合在實際情況中往往同時存在。串?dāng)_現(xiàn)象會引起電路板的信號完整性缺失及EMC測試不通過。

容性耦合和感性耦合引起的串?dāng)_模型 ?

串?dāng)_的危害:

降低板內(nèi)信號完整性

時鐘或者信號延遲

產(chǎn)生過沖電壓和突變電流

造成芯片邏輯功能紊亂

串?dāng)_導(dǎo)致的時序延遲現(xiàn)象

容性耦合產(chǎn)生的串?dāng)_： 以微帶線為例，PCB板內(nèi)平行的兩條走線，分別可以理解為電容的兩個平行金屬極板，電容中間介質(zhì)為FR4極板和空氣。我們都知道電容的其中一個特性是通交流，所以當(dāng)其中一根走線上有高速交變的信號時，這個交變的信號會耦合到另一根信號線上。這個等效電容我們也常稱為寄生電容。

感性耦合產(chǎn)生的串?dāng)_： 同樣以微帶線為例，板內(nèi)兩根平行走線，其中一根線走高速信號，當(dāng)信號流經(jīng)走線，產(chǎn)生交變的電流時，會產(chǎn)生噪聲磁場，磁場產(chǎn)生的磁力線會向周圍發(fā)射。此時另一根靠近且平行于它的走線附近磁力線會很密集，根據(jù)法拉第感應(yīng)定律，此線在噪聲磁場內(nèi)會感應(yīng)到電壓。此現(xiàn)象類似于變壓器的工作原理。這個等效的變壓器我們稱為寄生電感。

在高頻板中，串?dāng)_是不可避免的。我們只能減少它，讓串?dāng)_對PCB板的影響降到最低。以下是一些常見的降低串?dāng)_的方法：

1.線間保持足夠的安全距離----3W原則，走線間保持3倍線寬（W）的距離。3W原則可將串?dāng)_現(xiàn)象降低70%。對一些敏感信號間距可以拉大到10W。

2.中間層設(shè)置完整的GND平面----GND能吸收一部分電場和磁場噪聲，使這些噪聲不能順利擴(kuò)散到敏感信號上。

3.使用GND走線隔離----GND走線隔離，能有效減低容性耦合和感性耦合效應(yīng)。

4.減少高速信號的過孔----過孔會影響高速信號的阻抗，從而降低信號完整性，因此串?dāng)_會增加，對于高速信號要盡量減少過孔數(shù)。

5.高速信號走線與敏感信號走線盡量避免平行走線。 上述降低串?dāng)_的方法，各位工程師可根據(jù)PCB具體情況，有選擇性的實施。