在PCB中，信號線是信號傳輸?shù)闹饕d體，信號線的走線情況將直接決定信號傳輸?shù)膬?yōu)越，從而直接影響整個系統(tǒng)的性能。不合理的布線，將嚴(yán)重引發(fā)多種信號完整性的問題，對電路產(chǎn)生時序、噪聲和電磁干擾(EMI)等，將嚴(yán)重影響系統(tǒng)的性能。對此，本文從高速數(shù)字電路中信號線的實際電氣特性出發(fā)，建立電氣特性模型，尋找影響信號完整性的主要原因及解決問題的方法，給出布線中應(yīng)該注意的問題和遵循的方法和技巧。

　　1 信號完整性

　　信號完整性是指信號在信號線上的質(zhì)量，即信號在電路中能以正確的時序和電壓電平作出響應(yīng)的能力，信號具有良好的信號完整性是指在需要的時候具有所必需達到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導(dǎo)致的，而是板級設(shè)計中多種因素共同引起的。信號完整性問題體現(xiàn)在很多方面，主要包括延遲、反射、串?dāng)_、過沖、振蕩、地彈等。

　　延遲(Delay)：延遲是指信號在PCB板的傳輸線上以有限的速度傳輸，信號從發(fā)送端發(fā)出到達接收端，其間存在一個傳輸延遲。信號延遲會對系統(tǒng)的時序產(chǎn)生影響;傳輸延遲主要取決于導(dǎo)線的長度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。在高速數(shù)字系統(tǒng)中，信號傳輸線長度是影響時鐘脈沖相位差的最直接因素，時鐘脈沖相位差是指同時產(chǎn)生的兩個時鐘信號到達接收端的時間不同步。時鐘脈沖相位差降低了信號沿到達的可預(yù)測性，如果時鐘脈沖相位差太大，會在接收端產(chǎn)生錯誤的信號。

　　反射(Reflection)：反射就是信號在信號線上的回波。當(dāng)信號延遲時間遠大于信號跳變時間時，信號線必須當(dāng)作傳輸線。當(dāng)傳輸線的特性阻抗與負載阻抗不匹配時，信號功率(電壓或電流)的一部分傳輸?shù)骄€上并到達負載處，但是有一部分被反射了。若負載阻抗小于原阻抗，反射為負;反之，反射為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面不連續(xù)等因素的變化均會導(dǎo)致此類反射。

　　串?dāng)_(Crosstalk)：串?dāng)_是兩條信號線之間的耦合、信號線之間的互感和互容引起信號線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。串?dāng)_噪聲源于信號線網(wǎng)之間、信號系統(tǒng)和電源分布系統(tǒng)之間、過孔之間的電磁耦合。串繞有可能引起假時鐘、間歇性數(shù)據(jù)錯誤等，對鄰近信號的傳輸質(zhì)量造成影響。現(xiàn)實中，無法完全消除串?dāng)_，但可將其控制在系統(tǒng)所能承受的范圍之內(nèi)。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性、基線端接方式對串?dāng)_都有一定的影響。

　　過沖(Overshoot)和下沖(Undershoot)：過沖就是第一個峰值或谷值超過設(shè)定電壓，對于上升沿，是指最高電壓;對于下降沿，是指最低電壓。下沖是指下一個谷值或峰值超過設(shè)定電壓。過分的過沖能夠引起保護二極管工作，導(dǎo)致其過早的失效。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤(誤操作)。

　　振蕩(Ringing)和環(huán)繞振蕩(Rounding)：振蕩現(xiàn)象是反復(fù)出現(xiàn)的過沖和下沖。信號的振蕩即是由線上過渡的電感和電容引起的振蕩，屬于欠阻尼狀態(tài)，而環(huán)繞振蕩，屬于過阻尼狀態(tài)。振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

　　地電平反彈噪聲和回流噪聲：當(dāng)電路中有較大的電流涌動時會引起地電平反彈噪聲，如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面上產(chǎn)生電壓波動和變化，這個噪聲會影響其他元件的動作。負載電容的增大，負載電阻的減小，地電感的增大，同時開關(guān)器件數(shù)目的增加均會導(dǎo)致地彈的增大。

　　2 傳輸通道電氣特性分析

　　在多層PCB中，絕大部分傳輸線不僅只布置在單個層面上，而是在多個層面上交錯布置，各層面間通過過孔進行連接。所以，在多層PCB中，一條典型的傳輸通道主要包括傳輸線、走線拐角、過孔3個部分。在低頻情況下，印制線和走線過孔可以看成普通的連接不同器件管腳的電氣連接，對信號質(zhì)量不會產(chǎn)生太大影響。但在高頻情況下，印制線、拐角和過孔就不能僅考慮其連通性，還應(yīng)考慮其高頻時電氣特性和寄生參數(shù)的影響。

　　2.1 高速PCB中傳輸線的電氣特性分析

　　在高速PCB設(shè)計中，不可避免地要使用大量的信號連接線，且長短不一，信號經(jīng)過連接線的延遲時間與信號本身的變化時間相比已經(jīng)不能忽略，信號以電磁波的速度在連接線上傳輸，此時的連接線是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò)，需要用分布參數(shù)系統(tǒng)模型來描述，即傳輸線模型。傳輸線用于將信號從一端傳輸?shù)搅硪欢耍?條有一定長度的導(dǎo)線組成，一條稱為信號路徑，一條稱為返回路徑。在低頻電路中，傳輸線的特性表現(xiàn)為純電阻電氣特性。在高速PCB中，隨著傳輸信號頻率的增加，導(dǎo)線間的容性阻抗減小，導(dǎo)線上感性阻抗增加，信號線將不再只表現(xiàn)為純電阻，即信號將不僅在導(dǎo)線上傳輸，而且也會在導(dǎo)體間的介質(zhì)中傳播。如果信號頻率進一步增加，當(dāng)jωL>>R，1/(jωC)<

　　對于均勻?qū)Ь€，在不考慮外部環(huán)境變化的情況下，電阻R、傳輸線寄生電感L和寄生電容C平均分布(即L1=L2=…=Ln;C1=C2=…=Cn+1)。假設(shè)傳輸線為無損傳輸線，即R=0時，若取線參數(shù)：單位長度電容C1、單位長度電感量L1和傳輸線的總長度為Len，則有：

　　傳輸線總電容：

　　傳輸線總電感：

　　根據(jù)傳輸線的線參數(shù)和總長度，可計算傳輸線的特性阻抗Z0和時延TD，公式如下：

　　由以上公式可以明顯看出，增大電容，減小電感，可以減小特性阻抗;減小傳輸線總長度，以及電容、電感，均可以減小信號線上的傳輸時延。

　　2.2 高速PCB中過孔的電氣特性分析

　　過孔，通常是指印刷電路板中的一個孔，它是多層PCB設(shè)計中的一個重要因素。過孔可以用來固定安裝插接元件或連通層問走線。從工藝層面來看，過孔一般分為三類：盲孔、埋孔和通孔。盲孔是指位于印刷線路板的頂層和底層表面，具有一定深度，用于表層線路與下面內(nèi)層線路的連接，孔的深度與孔徑通常不超過一定的比率。埋孔是指位于印刷線路板內(nèi)層的連接孔，它不會延伸到線路板的表面。通孔穿過整個線路板，可用于實現(xiàn)層間走線互連或作為元件的安裝定位孔。由于通孔在工藝上更易于實現(xiàn)，成本較低，所以一般印制電路板均使用通孔，而不用另外兩種過孔。以下所說的過孔，均作為通孔考慮。

　　過孔作為一段特殊的傳輸線，在高速電路中，過孔不但產(chǎn)生對地的寄生電容，同時也存在著寄生電感，其電氣特性的等效模型如圖2所示。

　　過孔的寄生電容給電路造成的影響主要是使數(shù)字信號上升沿減慢或變差，降低了電路的速度。過孔的寄生電容值越小，影響越小。若過孔在鋪底層上的隔離孔直徑為DG，過孔焊盤的直徑為Dv，PCB厚度為H，板基材料介電常數(shù)為ε，則過孔寄生電容C的大小近似于：

　　過孔寄生電感的主要影響是降低了電源旁路電容的有效性，使整個電源供電濾波效果變差。若L為過孔的寄生電感，h是過孔的長度，DH是中心鉆孔的直徑，則可以用下面的公式來簡單計算一個過孔近似的寄生電感：

　　從上式可以看出，過孔直徑對電感的影響較小，過孔長度對電感影響較大。在PCB中，通常旁路電容一端通過一個通孔連接到地平面，另一端也通過一個通孔連接到電源平面，因此通孔電感的影響會增加1倍。

　　2.3 傳輸線拐角對傳輸通道信號完整性問題的貢獻

　　當(dāng)信號沿均勻連線傳播時，不會產(chǎn)生反射和傳輸信號的失真。但傳輸線上的拐角會使傳輸線處的阻抗發(fā)生變化，致使信號出現(xiàn)部分反射和失真。根據(jù)導(dǎo)線單位長度電容C1(單位：pF/in)，導(dǎo)線線寬ω(單位：in)，可通過下面公式簡單估算每個拐角的寄生電容Ccorner：

　　在高密度電路板中信號線線寬較窄時，其拐角的寄生電容量引起的時延累加一般不太可能對信號完整性有很大影響。但對于高頻敏感電路，如高頻時鐘線路，應(yīng)考慮拐角寄生電容所產(chǎn)生的累加效應(yīng)。

　　3 利用布線技巧抑制信號完整性問題

　　當(dāng)信號從驅(qū)動源輸出時，構(gòu)成信號的電流和電壓將互連線看作一個阻抗網(wǎng)絡(luò)。當(dāng)信號沿阻抗網(wǎng)絡(luò)傳播時，它不斷感受到互連線所引起的瞬態(tài)阻抗變化。如果信號感受到的阻抗保持不變，則信號不失真。一旦阻抗發(fā)生變化，信號就會在變化處產(chǎn)生反射，并在通過互連線的剩余部分時發(fā)生失真。如果阻抗改變程度足夠大，失真就會導(dǎo)致錯誤的觸發(fā)。在信號完整性優(yōu)化設(shè)計過程中，一個重要的設(shè)計目標(biāo)就是：將所有的互連線都設(shè)計成均勻傳輸線，并減少所有非均勻傳輸線的長度，讓整個網(wǎng)絡(luò)中的信號所感受到的阻抗保持不變。基于此，可以歸結(jié)出一些利用布線技巧抑制信號完整性問題的方法：印制導(dǎo)線的走線形狀不要纏結(jié)、分支或硬拐角，盡量避免T形線和樁線;盡量保持同一網(wǎng)絡(luò)信號線的線寬，減少線寬變化;減少傳輸線長度，增大導(dǎo)線寬度;要盡量增大導(dǎo)線間的距離;盡量減少高速信號線的過孔及拐角，減少信號線的層間轉(zhuǎn)換;合理選擇過孔的尺寸大小;減小信號環(huán)路面積及環(huán)路電流。總之，任何改變橫截面或網(wǎng)絡(luò)幾何形狀的特征都會改變信號所感受到的阻抗。布線中減少信號完整性問題的重點就是減少傳輸線上的阻抗突變，讓整個網(wǎng)絡(luò)中的信號所感受到的阻抗保持不變。

　　4 結(jié)語

　　隨著嵌入式系統(tǒng)的發(fā)展，信號完整性成為嵌入式系統(tǒng)PCB設(shè)計中的一項極其重要的內(nèi)容，影響著整個PCB設(shè)計的成敗。在電路確定、元器件選定、PCB布局確定的情況下，可通過布線技巧來抑制信號完整性問題的出現(xiàn)，提高PCB的可靠性，將信號完整性問題引發(fā)的損失降到最低。