對于自動測試設備或精密控制系統而言，要提供它們經常所需的數百個模擬電壓，無疑是一項獨特的挑戰。傳統的運算放大器 （op amp） 無法提供這樣高的輸出電壓擺幅，而分立放大器替代方案則需要高度調整，并會占用更多的 PC 板空間。

　　不過，還有另一種選擇：自舉高壓軌至軌輸出運算放大器和一對能夠承受高擊穿電壓的 FET 的組合。

　　本文將介紹高模擬電壓存在的問題以及解決這些問題的常用方法。然后展示如何使用來自 Analog Devices 的高壓精密放大器，以及來自 Microchip Technology 和 Infineon Technologies 的高壓 MOSFET 來應用自舉法。

　　這些器件將用于創建一種精密、高性能的解決方案，以提供兩倍于標稱值的放大器信號范圍，同時還能以極小的電路板空間提供更高的性能。

　　高模擬電壓的設計選項

　　有些應用要求的輸出電壓擺幅高于典型的高壓單片運算放大器可以產生的擺幅。使用分立晶體管的放大器設計是實現寬電壓擺幅的方法之一。這種設計方法較為靈活，能夠針對特定應用定制放大器。但是，分立晶體管設計會使用更多的零件，需要設計人員投入更多的時間和精力。此外，由于器件匹配和溫度梯度的問題，在分立設計中也很難達到所需的精度。

　　分立高壓放大器的替代方案是高壓運算放大器模塊。這些模塊大幅簡化了設計人員的工作。高壓模塊通常是兼顧高電壓和高功率運行的混合模塊。與分立設計相比，這些模塊的優勢在于它們具有出廠指定的性能。雖然這些規格減少了設計人員的特征化工作，但混合模塊價格昂貴。大多數情況下，高壓單片運算放大器便可滿足設計的大部分性能要求。

　　但是，在無法滿足的情況下，通過自舉單片運算放大器的電源，將其擴展到規格范圍以外，便可以將可用的運算放大器選項清單從幾種解決方案增加至數百種。雖然自舉策略需要投入更多的工作，但與高壓模塊相比，這種解決方案的成本要低得多。這主要是因為有各式各樣具有足夠的出廠指定性能的單片運算放大器可供選擇。請注意，自舉不會影響放大器的 DC 規格，例如電壓偏移、輸入電壓擺幅和輸出電壓擺幅。

　　電源自舉技術

　　自舉配置相對器件的輸出電壓來控制其電源電壓。自舉電路有一對分立晶體管和一個電阻型偏置網絡（圖 1）。

圖 1：具有固定 +VS 和 -VS 系統供電電壓的簡化高壓追隨器自舉原理圖。VCC 和 VEE 器件供電電壓隨輸出電壓 VOUT 的變化而變化。（圖片來源：Bonnie Baker，取自 Analog Devices 提供的材料）

　　許多高壓放大器消除了對自舉電源的需求。例如，圖中所示的 Analog Devices 10 兆赫茲 （MHz） ADHV4702-1BCPZ 是一款 ±110 伏電源，足以滿足大多數高壓應用的需求。但是，如果系統需要更高的電壓，則自舉法可輕松使該電路的工作范圍加倍。

　　為了執行自舉，Infineon Technologies 的 IRFP4868PBF N 溝道 MOSFET 可用作 Q1。該器件的擊穿電壓為 300 伏，ID 最大值為 70 A。Q2 是來自 Microchip Technology 的 TP2435N8-G P 溝道 MOSFET。其具有 350 伏的擊穿電壓。

　　在圖 1 中，ADHV4702-1 精密放大器的工作供電電壓范圍為 ±12 伏至 ±110 伏。供電電壓為 ±110 伏時，典型輸出電壓范圍為 ±108.5 伏。±VS 等于 ±300 伏時，該自舉電路是可實現 ±120 伏或更高輸出擺幅的放大器的基礎。

　　該自舉概念也稱為飛軌，它會連續調整放大器的供電電壓，使其圍繞放大器的輸出電壓 VOUT 保持對稱。相應地，輸出也保持在電源范圍內。在追隨器自舉電路中，電阻分壓器（RBOT 和 RTOP）將 VCC 與 VEE 之間的壓差保持在恒定的 ±90 伏，而放大器的輸出范圍為 ±200 伏。Spice 仿真顯示了這種浮動供電現象（圖 2）。

圖 2：Spice 仿真顯示了浮動供電現象，其中放大器 Delta 電源（VCC 與 VEE 之間的壓差）保持在大約 ±90 伏，而放大器的輸出范圍為 ±200 伏。（圖片來源：Bonnie Baker）

　　在圖 2 中，VOUT 等于 VIN，RTOP 等于 45 千歐 （kΩ），而 RBOT 等于 20 kΩ。RTOP 是最靠近外部電源（+VS 和 -VS）的電阻器，RBOT 是最靠近運算放大器輸出 （VOUT） 的電阻器。請注意，在圖 2 中，VCC 和 VEE 電壓接近 +VS（300 伏）和 -VS（-300 伏）。當輸出信號 （VOUT） 迫使 VCC 和 VEE 等于或超過 +VS 或 -VS 時，就會發生電路失真。

　　自舉可提高任何運算放大器的信號能力。但是，放大器的壓擺率會影響這種高壓配置的動態性能。在圖 1 中，運算放大器的壓擺率限制了 VCC 和 VEE 響應動態信號的能力。自舉放大器最適合電源緩慢變化的低頻和 DC 應用。

　　自舉設計實現

　　運算放大器電源的自舉設計遵循三步過程：

　　評估放大器與 MOSFET 功率耗散之間的折衷

　　確定最大放大器輸出擺幅并指定放大器供電電壓

　　考慮電阻器的功率要求

　　在圖 1 中，功率耗散在運算放大器與 MOSFET 漏源之間分配。放大器和 FET 的電壓供應在規定的工作范圍內。您可能希望用較低的電壓為放大器供電，但這可能會給 MOSFET 造成壓力。總功率耗散在放大器與 MOSFET 之間分配。

　　根據等式 1，最大運算放大器輸出擺幅范圍 （±VOUT-MAX） 與運算放大器電源（VEE、VCC）之間的關系決定了電阻分壓網絡。

等式 1a

　　如果運算放大器的標稱供電電壓等于 ±100 伏，并且最大輸出擺幅范圍等于 ±150 伏，則分壓比等于：

等式 1b

　　此計算提供了一種簡便的方法來確定該應用中的電阻值。但是，在選擇電阻器時，請務必注意其中涉及到高電壓，可能需要電阻器來耗散大量功率。請選擇適當的電阻值，將散熱量限制在相應的額定范圍內。

　　例如，RTOP 達到 150 伏，RBOT 達到 100 伏。使用 ? 瓦額定電阻器時，功率耗散 （V2/R） 限制可使用等式 2 計算：

等式 2a

等式 2b

　　使用 45 kΩ 電阻器作為功率耗散限制因素時，RBOT 值將產生 2.5:1 分壓器，其靜態功率耗散限制的計算如下：

　　FET 選擇

　　選擇 MOSFET 的主要驅動因素是擊穿電壓。該電壓必須耐受最壞情況下的偏置條件。當輸出飽和時會出現擊穿電壓，這發生在一個 MOSFET 處于最大 VDS，而另一個 MOSFET 處于最小 VDS 時。例如，最高絕對 VDS 約為 300 伏，這是 VOUT-MAX（500 伏）減去放大器的總供電電壓（VCC – VEE = 200 伏）得出的值。因此，MOSFET 的耐壓能力不能低于 300 伏。此外，必須在 VDS 和工作電流均處于最壞情況時計算功率耗散。設計人員必須確保指定 MOSFET 在此功率水平下工作。

　　MOSFET 的柵極電容與偏置電阻器一起形成一個低通濾波器，擊穿電壓較高的 MOSFET 往往具有較高的柵極電容。在該電路中，偏置電阻往往介于幾十 kΩ 至幾百 kΩ 之間。使用這類高電阻值時，不需要多少柵極電容就能降低電路的速度。

　　根據公式 3，規格書中的 MOSFET 柵極電容值 （CGATE） 以及 RTOP 和 RBOT 的并聯組合，決定了低通濾波器的極點頻率：

公式 3

　　注意事項

　　偏置網絡的頻率響應必須保持比輸入和輸出信號的速度快十倍。如果偏置網絡降低電路速度，則放大器的輸出可能會超出其電源范圍。暫時偏離到放大器電源軌之外還有導致輸入損壞的風險，而暫時飽和或壓擺限制則有導致輸出失真的風險。這些狀況可能造成負反饋丟失、不可預測的瞬態行為，并可能因為反相而導致閂鎖。

　　性能

　　電源自舉電路中的放大器可以進行配置，以獲得更高的非反相增益。該自舉運算放大器配置的工作方式與任何其他運算放大器增益級相同。您必須使用非反相配置。對于 DC 線性度測量，放大器的特性決定了結果（圖 3）。放大器配置的增益為 20，電源范圍為 ± 140 伏。

圖 3：圖中顯示了增益誤差與輸入電壓的關系，其中的增益為 20，電源電壓為 ±140 伏。（圖片來源：Analog Devices）

　　運算放大器的輸出具有有限壓擺率，其電源電壓是其輸出電壓的函數。在運算放大器的輸入端，步進調節可能會超出運算放大器的電源范圍（圖 4）。

圖 4：增益為 20 且電源范圍為 ?140 伏時的壓擺率。在運算放大器的輸入端，步進調節可能會超出運算放大器的電源范圍，從而導致閂鎖狀態。通過在輸入節點放置低通濾波器，可以避免這種情況。（圖片來源：Analog Devices）

　　在圖 4 中，ADHV4702-1 的規定壓擺率是 74 伏/微秒 （V/ms）。為了避免發生閂鎖狀態，設計人員需要在信號輸入節點 （VIN） 使用低通濾波器。該壓擺限制電路會將瞬態變化減小至小于或等于使用公式 4 計算的運算放大器壓擺率：

公式 4

　　其中 VSTEP 是信號源的最大步長，SR 是運算放大器的壓擺率。

　　總結

　　要以低成本和極少的電路板空間驅動高模擬電壓，一種絕佳的方法是自舉高壓軌至軌輸出運算放大器與一對可耐受高擊穿電壓的晶體管的組合。Analog Devices 的 ADHV4702-1 高壓精密放大器搭配 Infineon 和 Microchip 的高壓 MOSFET，可用于創建這類精密的高性能解決方案，提供兩倍于放大器標稱值的信號范圍，同時還能提供更高的性能。