完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618710次 帖子:7908個(gè)
FPGA Vivado-TLC549驅(qū)動(dòng)設(shè)計(jì)介紹
在生活中,數(shù)模轉(zhuǎn)換的例子到處可見。但是在我們做FPGA設(shè)計(jì)時(shí),需要對數(shù)字信號進(jìn)行處理,但是,不是所有的信號都是以數(shù)字信號的形式體現(xiàn)的,比如光信號、聲信號...
2023-07-27 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 1325 1
如何使用FPGA來設(shè)計(jì)智能網(wǎng)卡(SmartNIC)?
智能服務(wù)器適配器或智能網(wǎng)卡(SmartNIC)通過從服務(wù)器的CPU上卸載網(wǎng)絡(luò)處理工作負(fù)載和任務(wù),提高云端和私有數(shù)據(jù)中心中的服務(wù)器性能。
2023-07-27 標(biāo)簽:處理器fpgaFPGA設(shè)計(jì) 1912 0
現(xiàn)代邏輯設(shè)計(jì)中,時(shí)序邏輯設(shè)計(jì)是核心,而寄存器又是時(shí)序邏輯的基礎(chǔ),下面將介紹幾種常見的寄存器的Verilog設(shè)計(jì)代碼供初學(xué)者進(jìn)行學(xué)習(xí)理解。
信號發(fā)生器能夠產(chǎn)生頻率波形可調(diào)的信號輸出,目前僅限于1Hz~4999Hz頻率范圍,波形可選擇三角波,方波,鋸齒波,以及正弦波。本系統(tǒng)在Basys3上構(gòu)建...
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu),為了方便后續(xù)自己查閱與求職準(zhǔn)備。對于FPGA和ASIC設(shè)計(jì)中,D觸發(fā)器是最常用的器件,也可以說是時(shí)序邏輯的核心...
基于FPGA的 I2C 接口的芯片通信設(shè)計(jì)
I2C 協(xié)議提供了 3 種速度模式:正常速度模式 100kbit/s、快速模式 400kbit/s、高速模式3.5Mbit/s。SCL 輸出的時(shí)鐘信號頻...
FPGA學(xué)習(xí)之vivado邏輯分析儀的使用
其中待測設(shè)計(jì)就是我們整個(gè)的邏輯設(shè)計(jì)模塊,在線邏輯分析儀也同樣是在FPGA設(shè)計(jì)中。通過一個(gè)或多個(gè)探針來采集希望觀察的信號。然后通過JTAG接口,將捕獲到的...
2023-07-25 標(biāo)簽:fpga邏輯分析儀邏輯設(shè)計(jì) 1469 0
FPGA(Field-Programmable Gate Array)可以使用多種編程語言進(jìn)行編程,具體選擇的編程語言取決于開發(fā)人員的偏好、設(shè)計(jì)需求和...
2023-07-24 標(biāo)簽:fpga嵌入式嵌入式系統(tǒng) 5701 0
“全局時(shí)鐘和第二全局時(shí)鐘資源”是FPGA同步設(shè)計(jì)的一個(gè)重要概念。合理利用該資源可以改善設(shè)計(jì)的綜合和實(shí)現(xiàn)效果;如果使用不當(dāng),不但會(huì)影響設(shè)計(jì)的工作頻率和穩(wěn)定...
可綜合的語法是指硬件能夠?qū)崿F(xiàn)的一些語法,這些語法能夠被EDA工具支持,能夠通過編譯最終生成用于燒錄到FPGA器件中的配置數(shù)據(jù)流。
基于FPGA的4x4矩陣鍵盤驅(qū)動(dòng)設(shè)計(jì)
本次設(shè)計(jì)采用FPGA驅(qū)動(dòng)4x4矩陣鍵盤,這個(gè)原理其實(shí)很簡單,但是我在做的時(shí)候曾經(jīng)理解錯(cuò)了一個(gè)地方,導(dǎo)致走了一天的彎路,因?yàn)楦杏X比較有意思,所以想在這分享一下。
AMD Versal系列FPGA NoC網(wǎng)絡(luò)技術(shù)案例分享
平均通信效率低:SoC中采用基于獨(dú)占機(jī)制的總線架構(gòu),其各個(gè)功能模塊只有在獲得總線控制權(quán)后才能和系統(tǒng)中其他模塊進(jìn)行通信;從整體來看,一個(gè)模塊取得總線仲裁權(quán)...
設(shè)計(jì)師能夠充分利用英特爾 FPGA 的 DSP 性能、帶寬和其他功能特性來實(shí)現(xiàn)片上系統(tǒng)設(shè)計(jì),消除單獨(dú)使用組件來執(zhí)行語音處理任務(wù)的需求,進(jìn)而減少成本,特別...
電子控制模塊的應(yīng)用領(lǐng)域和發(fā)展趨勢
電子控制模塊細(xì)分行業(yè)在國內(nèi)發(fā)展歷程相對較短,自2006年三峽大壩首次應(yīng)用電子雷管爆破后,國內(nèi)企業(yè)著手研發(fā)和推廣電子控制模塊,至2018年國家大力推廣電子...
什么是形式驗(yàn)證(Formal驗(yàn)證)?Formal是怎么實(shí)現(xiàn)的呢?
相信很多人已經(jīng)接觸過驗(yàn)證。如我以前有篇文章所寫驗(yàn)證分為IP驗(yàn)證,F(xiàn)PGA驗(yàn)證,SOC驗(yàn)證和CPU驗(yàn)證,這其中大部分是采用動(dòng)態(tài)仿真(dynamic sim...
FPGA零基礎(chǔ)學(xué)習(xí)之UART驅(qū)動(dòng)教程
FIFO的英文全稱叫做First in First out,即先進(jìn)先出。這也就決定了這個(gè)IP核的特殊性,先寫進(jìn)去的數(shù)據(jù)優(yōu)先被讀出,所以,F(xiàn)IFO是不需要...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |