完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12600個 瀏覽:618625次 帖子:7908個
在項目初期,在使用FPGA工具quartus或者vivado生成版本燒入開發(fā)板進行調(diào)試時(DC開啟優(yōu)化選項后同樣會優(yōu)化掉寄存器),我們有時會發(fā)現(xiàn)部分寄存...
利用 FPGA 快速路徑構(gòu)建高性能、高能效邊緣 AI 應(yīng)用
作者:Stephen Evanczuk 對于希望在邊緣的推理處理器上實施人工智能 (AI)算法的設(shè)計人員來說,他們正不斷面臨著降低功耗并縮短開發(fā)時間的壓...
2023-10-03 標(biāo)簽:fpga嵌入式物聯(lián)網(wǎng) 1421 0
協(xié)處理器架構(gòu):一種用于快速原型開發(fā)的嵌入式系統(tǒng)架構(gòu)
作者:Noah Madinger, Colorado Electronic Product Design (CEPD) 編者按——盡管協(xié)處理器架構(gòu)因其數(shù)...
前段時間寫了幾行代碼,其中有一部分是關(guān)于串口接收的,仿真調(diào)試是沒有問題的,但是下載之后就出問題了,不過問題并沒有出現(xiàn)在代碼上,而是在上位機發(fā)送的數(shù)據(jù)上,...
基于FPGA的原型設(shè)計對系統(tǒng)級驗證的適用性
驗證SoC困難的部分原因是它的狀態(tài)依賴于許多變量,包括它以前的狀態(tài)、輸入序列和SoC輸出的更廣泛的系統(tǒng)效應(yīng)(和可能的反饋)。 以實時連接到系統(tǒng)其他部分...
利用 SoM 實現(xiàn)嵌入式微處理器/FPGA 組合設(shè)計和項目的快速運行
作者:Jacob Beningo 很多嵌入式設(shè)計使用基于微處理器和微控制器的單板計算機 (SBC) 和模塊化系統(tǒng) (SoM)(例如,請參閱“使用 Ras...
FPGA相比MCU而言,在數(shù)據(jù)位操作上有很明顯的優(yōu)勢。FPGA支持任意位拼接以及數(shù)據(jù)截取操作。本篇主要是總結(jié)和分享一些對數(shù)據(jù)位操作的實用語法技巧。內(nèi)容不...
求一種基于FPGA時間數(shù)字轉(zhuǎn)換(TDC)設(shè)計方案
時間數(shù)字轉(zhuǎn)換(Time-to-Digital Converter,TDC)是一種用來測量時間的電路,它將連續(xù)的時間信號轉(zhuǎn)換為數(shù)字信號,從而實現(xiàn)時間測量的數(shù)字化。
2023-09-22 標(biāo)簽:fpgaFPGA設(shè)計寄存器 5556 0
什么是DFX技術(shù)?DFX設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎?
DFX(Dynamic Function eXchange)的前身是PR(部分可重配置,Partial Reconfiguration)。
PADS Professional的FPGA-PCB協(xié)同設(shè)計模塊
如今,F(xiàn)PGA 功能強大且管腳數(shù)目極大,可為工程師提供大量機會來提升特性和功能,同時還能降低產(chǎn)品成本。隨著復(fù)雜度增加,將這些器件集成到印刷電路板也成為了...
本文來自“FPGA專題:萬能芯片點燃新動力,國產(chǎn)替代未來可期(2023)”,F(xiàn)PGA又稱現(xiàn)場可編程門陣列,是在硅片上預(yù)先設(shè)計實現(xiàn)的具有可編程特性的集成電...
世界最大FPGA芯片Versal Premium VP1902技術(shù)詳解
通過FPGA,芯片設(shè)計者能在芯片送交制造(Tape Out)前,先為即將完成的ASIC或系統(tǒng)單芯片(SoC)創(chuàng)建數(shù)位雙胞胎版本,有助于產(chǎn)品驗證,并提高開發(fā)軟件。
說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號在無關(guān)信號或者異步時鐘域之間傳輸時導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2023-09-19 標(biāo)簽:fpgaFPGA設(shè)計信號 2504 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |