女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

新思科技推出基于TSMC 7nm FinFET工藝技術的汽車級IP

西西 ? 作者:廠商供稿 ? 2018-10-18 14:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

十余家ADAS設計和自動駕駛芯片公司已在FinFET工藝中采用DesignWare IP

重點:

基于7nm工藝技術的控制器和PHY IP具有豐富的產品組合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。

IP解決方案支持TSMC 7nm工藝技術所需的先進汽車設計規則,滿足可靠性和15年汽車運行要求。

ISO 26262 ASIL Ready IP包含安全包、FMEDA報告及安全手冊,以加速芯片功能安全評估。

2018年10月18日,中國 北京——新思科技(Synopsys, Inc.,納斯達克股票市場代碼: SNPS)宣布,推出支持TSMC 7nm FinFET工藝技術的汽車級DesignWare?Controller和PHY IP。DesignWare LPDDR4x、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP在TSMC 7nm工藝技術實現了先進的汽車設計規則,以滿足ADAS和自動駕駛芯片的可靠性及運行要求。推出此項支持TSMC 7nm工藝技術的汽車級IP進一步擴展了新思科技FinFET工藝的ISO 26262 ASIL Ready IP解決方案的產品組合,并已被十余家領先的汽車廠商所采用。該IP滿足嚴格的AEC-Q100溫度要求,為汽車芯片提供高可靠性。此外,新思科技還提供包含故障模式和FMEDA報告的汽車安全包,能夠節省設計人員數月的開發時間,并加快芯片安全功能評估。

TSMC設計基礎設施市場部高級總監Suk Lee表示:“ TSMC與新思科技多年的成功合作經驗有助于共同用戶實現芯片在性能、功耗及面積方面的目標。新思科技通過推出支持TSMC 7nm FinFET工藝技術的汽車級DesignWareIP,持續致力于為設計人員提供高質量IP,實現其卓越的設計目標,并加快產品上市時間。”

新思科技IP營銷副總裁John Koeter表示:“開發汽車級IP需要大量的專業知識和嚴苛的工藝要求,確保IP符合嚴格的ISO 26262功能安全標準和AEC-Q100可靠性標準。新思科技將繼續大規模投資、開發支持TSMC 7nm等最先進工藝技術的汽車級IP,幫助設計人員提高芯片的功能安全性、可靠性和汽車質量認證。“

關于新思?

新思科技(Synopsys, Inc.,納斯達克股票市場代碼: SNPS)致力于創新改變世界,在芯片到軟件的眾多領域,新思科技始終引領技術趨勢,與全球科技公司緊密合作,共同開發人們所依賴的電子產品和軟件應用。新思科技是全球排名第一的芯片自動化設計解決方案提供商,全球排名第一的芯片接口IP供應商,同時也是信息安全和軟件質量的全球領導者。作為半導體人工智能汽車電子及軟件安全等產業的核心技術驅動者,新思科技的技術一直深刻影響著當前全球五大新興科技創新應用:智能汽車、物聯網、人工智能、云計算和信息安全。

新思科技成立于1986年,總部位于美國硅谷,目前擁有13000多名員工,分布在全球100多個分支機構。2018財年預計營業額31億美元,擁有3000多項已批準專利,為美國標普500指數成分股龍頭企業。

自1995年在中國成立新思科技以來,新思科技已在北京、上海、深圳、廈門、武漢、西安、南京、香港、澳門九大城市設立機構,員工人數超過1100人,建立了完善的技術研發和支持服務體系,秉持“加速創新、推動產業、成就客戶”的理念,與產業共同發展,成為中國半導體產業快速發展的優秀伙伴和堅實支撐。新思科技攜手合作伙伴共創未來,讓明天更有新思!

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • TSMC
    +關注

    關注

    3

    文章

    178

    瀏覽量

    85471
  • 新思科技
    +關注

    關注

    5

    文章

    870

    瀏覽量

    51540
  • adas
    +關注

    關注

    310

    文章

    2258

    瀏覽量

    210264
  • 7nm工藝
    +關注

    關注

    0

    文章

    39

    瀏覽量

    8722
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    BiCMOS工藝技術解析

    一、技術定義與核心特性 BiCMOS(Bipolar-CMOS)?是一種將?雙極型晶體管(BJT)?與?CMOS晶體管?集成在同一芯片上的混合工藝技術,通過結合兩者的優勢實現高性能與低功耗的平衡
    的頭像 發表于 04-17 14:13 ?603次閱讀

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現流片成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標準封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實現首次流片成功。這一里程碑彰顯了我們持續提供高性能車規
    的頭像 發表于 04-16 10:17 ?293次閱讀
    Cadence UCIe <b class='flag-5'>IP</b>在Samsung Foundry的5<b class='flag-5'>nm</b><b class='flag-5'>汽車工藝</b>上實現流片成功

    芯片制造中的淺溝道隔離工藝技術

    淺溝道隔離(STI)是芯片制造中的關鍵工藝技術,用于在半導體器件中形成電學隔離區域,防止相鄰晶體管之間的電流干擾。本文簡單介紹淺溝道隔離技術的作用、材料和步驟。
    的頭像 發表于 03-03 10:00 ?1633次閱讀
    芯片制造中的淺溝道隔離<b class='flag-5'>工藝技術</b>

    思科技獲得Ceva-Waves Wi-Fi 6 IP授權

    全球領先的半導體產品和軟件IP授權許可廠商Ceva公司近日宣布,智能終端系統芯片(SoC)解決方案的先驅廠商聆思科技(ListenAI Technology)已獲得Ceva-Waves Wi-Fi
    的頭像 發表于 02-19 10:25 ?600次閱讀

    ALD和ALE核心工藝技術對比

    ALD 和 ALE 是微納制造領域的核心工藝技術,它們分別從沉積和刻蝕兩個維度解決了傳統工藝在精度、均勻性、選擇性等方面的挑戰。兩者既互補又相輔相成,未來在半導體、光子學、能源等領域的聯用將顯著加速
    的頭像 發表于 01-23 09:59 ?1023次閱讀
    ALD和ALE核心<b class='flag-5'>工藝技術</b>對比

    FinFET制造工藝的具體步驟

    本文介紹了FinFET(鰭式場效應晶體管)制造過程中后柵極高介電常數金屬柵極工藝的具體步驟。
    的頭像 發表于 01-20 11:02 ?2979次閱讀
    <b class='flag-5'>FinFET</b>制造<b class='flag-5'>工藝</b>的具體步驟

    思科推出超以太網與UALink IP解決方案

    近日,全球領先的電子設計自動化(EDA)和半導體IP供應商新思科技(Synopsys, Inc.)宣布了一項重大技術創新——推出業界首款超以太網IP
    的頭像 發表于 12-25 11:12 ?735次閱讀

    安森美推出基于BCD工藝技術的Treo平臺

    近日,安森美(onsemi,納斯達克股票代號:ON)宣布推出Treo平臺,這是一個采用先進的65nm節點的BCD(Bipolar–CMOS-DMOS)工藝技術構建的模擬和混合信號平臺。該平臺為安森美
    的頭像 發表于 11-12 11:03 ?950次閱讀

    銳成芯微推出基于8nm工藝的PVT Sensor IP

    近日,銳成芯微基于8nm工藝工藝、電壓、溫度傳感IP(PVT Sensor IP,下同)完成硅測試,驗證結果展現出了其優異的性能,未來將為
    的頭像 發表于 11-08 16:17 ?634次閱讀

    金線鍵合工藝技術詳解(69頁PPT)

    金線鍵合工藝技術詳解(69頁PPT)
    的頭像 發表于 11-01 11:08 ?2731次閱讀
    金線鍵合<b class='flag-5'>工藝技術</b>詳解(69頁PPT)

    所謂的7nm芯片上沒有一個圖形是7nm

    本身做過深入解釋和探討當然,關于國產7nm工藝技術的具體來源細節,我其實了解也不多,也不方便公開討論。但至少我覺得有必要寫些文字給非半導體制造行業的人士講解一下,一
    的頭像 發表于 10-08 17:12 ?834次閱讀
    所謂的<b class='flag-5'>7nm</b>芯片上沒有一個圖形是<b class='flag-5'>7nm</b>的

    思科7月份行業事件

    Compiler原生集成,實現了信號、電源和熱完整性的優化。目前,新思科技正在面向英特爾代工工藝技術開發IP,提供構建多裸晶芯片封裝所需的互連,降低集成風險并加快產品上市時間。
    的頭像 發表于 08-12 09:50 ?882次閱讀

    Agile Analog擴展合作版圖:攜手格芯提供定制模擬IP

    上,全面提供可定制化的模擬IP解決方案。這一合作不僅鞏固了Agile Analog在模擬IP設計領域的領先地位,也進一步拓寬了格芯工藝技術的應用邊界。
    的頭像 發表于 07-27 14:41 ?1358次閱讀

    思科技PCIe 7.0驗證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數領域的芯片設計》中,新思科技宣布推出綜合全面的PCI
    的頭像 發表于 07-24 10:11 ?1617次閱讀
    新<b class='flag-5'>思科</b>技PCIe 7.0驗證<b class='flag-5'>IP</b>(VIP)的特性

    思科技推動汽車光學技術的發展與創新

    2024年7月11日,由新思科技(Synopsys)主辦的“與光同行-2024車載光學技術研討會”在武漢圓滿落幕。此次活動吸引了來自全國各地的汽車行業專家歡聚一堂,共同探討光學設計軟件
    的頭像 發表于 07-23 10:14 ?900次閱讀