女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

混合信號常用設計 是通過每個模塊數字邏輯電路來控制的

電子工程師 ? 來源:網絡整理 ? 作者:佚名 ? 2020-03-16 11:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

混合信號設計結合了模擬數字電路的強大功能和優點。常用的混合信號架構是其中每個模塊通過數字邏輯電路來控制。這種設計利用數字邏輯電路的可靠性和運算能力控制傳統模擬電路。

由于便于在整個設計過程中修改,數字邏輯電路特別適合保持數字邏輯控制環路的“智能”功能。模擬電路應該盡可能簡單和直接。可能的情況下,解碼、延遲及其它功能應采用數字方式實施。

與模擬電路不一樣,數字邏輯電路不受偏差或工藝變量的影響,更便于控制或完全避免抖動等現象。某些功能在邏輯電路中配置非常容易,如保持特定不確定值的控制環路。這種電路基板占用面積小、抗噪聲并易于部署。

混合信號常用設計 是通過每個模塊數字邏輯電路來控制的

圖1,混合信號反饋環路框圖。

典型控制策略如圖1所示。輸入信號進入某種類形的模擬信號處理電路。數字邏輯電路對輸出信號進行分析,數字控制運算電路更新模擬電路的行為。增益、偏置、鉗位電流濾波器中心頻率是這種方式控制的典型量。

舉例

我們以圖2所示自動增益控制電路為例加以說明。輸入信號假定為簡單的正弦波,經模擬信號處理電路進行振幅調整。(DC)增益塊執行本例整個模擬信號處理過程。它接收六位代碼,按 ±6dB調整信號(DC)增益。

混合信號常用設計 是通過每個模塊數字邏輯電路來控制的

圖2,自動增益控制:DC塊執行全部模擬信號處理。

比較器是“數字信號分析儀”最簡單的例子,輸出信號與1.5V參考電壓進行比較。信號振幅調整到其最小值剛好開始啟動比較器。標有IEC_Controller的模塊含有數字控制運算電路。這個控制器的基本概念很簡單:

1.測量時鐘周期中比較器輸出結果低的部分。

2.定期比較這部分周期與預期目標值。

3.如果計數過高,下調DC增益。如果過低,上調DC增益。

這個電路的另一部分是“抖動檢測器”,嵌入IEC_DitherDetector模塊中,用來確定DC增益值是否處于穩定狀態。穩定后,鎖定控制環路的輸出。這樣可以避免電路在代碼之間隨機漂移。

數字環路考慮因素

任何控制環路必須有一個目標(預期值或條件),這個AGC電路的目標是每256個周期1個比較器高計數,或占空周期約為0.4%。

選擇這個值是因為產生的誤差(0.4%)可以接受。不過,每種應用情況不同,必須認真選擇誤差信號的動態范圍。

稱作ComparatorCounter的計數器用來統計比較器輸出結果高的時鐘周期數??刂骗h路生成誤差信號,稱為Error(誤差),即實際計數減去目標值所得結果。

環路輸出限制為不上溢或下溢。此外,每次更新事件清零ComparatorCounter,從而開始另一個256時鐘周期測量。

多個反饋環路考慮因素

系統僅有一個控制環路時,它的漂移誤差并不重要,但是如果系統有多個環路,漂移誤差會明顯放大。

控制理論指出:當系統有多個環路時,系統調整誤差所需的時間呈幾何級增長,其階數與環路數量一致。

數字控制環路的時間常數很容易改變。如果環路輸出寬度為N位,誤差積分器可寬出幾位,如N+2。然后考慮預留一部分最小有效位不用,有效延緩環路關閉。利用一個很小的附加邏輯,時間常數還可以成為動態的,根據其它環路的狀態變化。

抖動與穩定

抖動一詞描述控制環路在兩個(或多個)離散輸出代碼之間來回擺動的情況。這是這類控制環路的常見現象,某些應用中這種現象無所謂。

在不允許抖動的應用中,可采用一個小的附加邏輯電路消除抖動。檢測抖動最簡便的方法是觀察誤差信號。當誤差信號小時,環路接近其預期目標。適當時間長度內保持很小誤差時,環路誤差積分器停用,防止進一步更新。

混合信號常用設計 是通過每個模塊數字邏輯電路來控制的

圖3,選取和鎖定的波形輸出。

確定誤差信號在“適當時間”內保持很小狀態需要采用低通濾波。單極IIR(無限沖激響應)濾波器可能是最簡單的低通濾波器。這種濾波器易于配置在數字邏輯電路中。

可采用另一(選裝)計數器延長環路完全穩定時間,即使其過濾的誤差信號小到可以接受之后。本例中,這個計數器稱為SettleCounter,每當過濾誤差信號過大時,這個計數器清零。當過濾的誤差信號小到可接受的程度時,計數器開始累計,每個更新事件一次。當達到最大值時,控制環路誤差積分器停止工作,環路輸出不再變化。

環路本身不間斷持續運行(其誤差信號必須連續跟蹤輸入信號的變化),但輸出值鎖定,從而不能抖動。當輸入信號顯著變化時,過濾的誤差信號增加,環路解鎖并開始重新選取信號。

結果

示例電路的動作如圖3所示。輸出信號Vout最初過大。DCGain值下移,每256個時鐘周期下降一個單位,直到誤差信號接近零為止。AbsFilteredError信號滯后于誤差信號,最終低于重新選取閾值。這時,重新選?。≧eacquire)下降。當SettleCounter達到其最大值后LoopEnable下降,環路輸出鎖定。

與傳統全模擬控制環路相比,混合信號控制環路具有許多優點。它們便于實施并可保證穩定性,特別是與專門設計的抖動檢測器配合使用時。數字邏輯電路具有獨特的控制環路“鎖定”能力,這是一種具有極大實用價值的功能。

誤差積分器和環路誤差濾波器策略使這種構件方法適用于解決大量不同的問題??尚械那闆r下,可結合數字和模擬設計方法各自的優勢開發小型、可靠、易于實施的新型控制結構。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 混合信號
    +關注

    關注

    0

    文章

    508

    瀏覽量

    65370
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    邏輯電路芯片-組合邏輯電路芯片-時序邏輯電路芯片

    、GPU、內存控制器等核心部件均大量使用邏輯電路芯片實現復雜的運算和控制功能。 通信設備:路由器、交換機、基站等通信設備中的信號處理、數據轉發等功能依賴于高性能的
    發表于 09-30 10:47

    時序邏輯電路必不可少的部分是什么

    狀態信息和當前的輸入信號產生輸出。 具體來說,時序邏輯電路中的存儲電路通常由觸發器(Flip-flops)組成,觸發器是時序邏輯電路的基本
    的頭像 發表于 08-28 14:12 ?1035次閱讀

    時序邏輯電路的基本概念、組成、分類及設計方法

    Logic Circuit)是一種在數字電路中,其輸出不僅取決于當前輸入,還取決于過去輸入歷史的電路。與組合邏輯電路(Combinational Logic Circuit)不同,組合邏輯電
    的頭像 發表于 08-28 11:45 ?4281次閱讀

    時序邏輯電路的功能表示方法有哪些

    時序邏輯電路數字電路中的一種重要類型,其特點是電路的輸出不僅取決于當前的輸入,還取決于電路的狀態。時序邏輯電路廣泛應用于計算機、通信、
    的頭像 發表于 08-28 11:41 ?1491次閱讀

    時序邏輯電路的描述方法有哪些

    時序邏輯電路數字電路中的一種重要類型,它具有存儲功能,能夠根據輸入信號和內部狀態的變化改變其輸出。時序邏輯電路廣泛應用于計算機、通信、
    的頭像 發表于 08-28 11:37 ?1423次閱讀

    時序邏輯電路有哪些結構特點呢

    具有兩個穩定狀態的電路,可以用來存儲一位二進制信息。觸發器的類型有很多,如SR觸發器、JK觸發器、D觸發器、T觸發器等。觸發器的工作原理是通過輸入信號和時鐘信號的組合
    的頭像 發表于 08-28 11:07 ?1005次閱讀

    加法器是時序邏輯電路

    加法器不是時序邏輯電路 ,而是組合邏輯電路的一種。時序邏輯電路和組合邏輯電路的主要區別在于它們如何處理輸出信號。 組合
    的頭像 發表于 08-28 11:05 ?1471次閱讀

    組合邏輯電路設計時應遵循什么原則

    一、引言 組合邏輯電路數字電路中的一種基本類型,它由邏輯門、觸發器等基本元件組成,通過邏輯門的組合實現特定的
    的頭像 發表于 08-11 11:26 ?2186次閱讀

    組合邏輯電路的基本概念、組成及設計方法

    組合邏輯電路是一種數字電路,其輸出狀態完全取決于當前輸入狀態。這種電路沒有記憶功能,即不包含存儲元件。組合邏輯電路廣泛應用于數字系統中,如計
    的頭像 發表于 08-11 11:22 ?3388次閱讀

    組合邏輯電路的結構特點是什么?

    組合邏輯電路是一種基本的數字電路,它由邏輯門組成,用于實現各種邏輯功能。組合邏輯電路的結構特點主要包括以下幾個方面: 無記憶功能 :組合
    的頭像 發表于 08-11 11:14 ?1841次閱讀

    時序邏輯電路包括什么器件組成

    時序邏輯電路是一種數字電路,它根據輸入信號電路內部狀態的變化產生輸出信號。時序邏輯電路廣泛應用
    的頭像 發表于 07-30 15:02 ?2445次閱讀

    邏輯電路與時序邏輯電路的區別

    數字電子學中,邏輯電路和時序邏輯電路是兩種基本的電路類型。它們在處理數字信號和實現數字系統時起
    的頭像 發表于 07-30 15:00 ?1613次閱讀

    常用的組合邏輯電路有哪些

    組合邏輯電路數字邏輯電路的一種,其特點是輸出只依賴于當前的輸入狀態,而與輸入信號的變化歷史無關。組合邏輯電路廣泛應用于
    的頭像 發表于 07-30 14:41 ?3657次閱讀

    分析組合邏輯電路的設計步驟

    組合邏輯電路數字電路中的一種基本類型,它由邏輯門組成,根據輸入信號的組合產生相應的輸出信號。組合邏輯電
    的頭像 發表于 07-30 14:39 ?1698次閱讀

    組合邏輯電路邏輯功能的測試方法

    一、引言 組合邏輯電路數字電路中的重要組成部分,它僅由邏輯電路(如與門、或門、非門等)和輸入/輸出端組成,不包含任何存儲元件。組合邏輯電路
    的頭像 發表于 07-30 14:38 ?2105次閱讀