雖然全球都在積極研究III-V半導體的MOS元件，不過其大多數都采用了可以進行晶格匹配的結晶上的異質外延層。而像上述演講中提到的那樣，從InGaAsOI底板的制作到元件制作以及評測全部連貫進行的先例還沒有，所以受到了與會者的熱切關注。

　　此外，美國IBM、***臺積電的比利時研究所以及意法半導體（ST）分別就III-V族半導體元件集成化的可行性發表了講演。

　　IBM介紹了InAs以及InGaAsMOSFET的構造、工藝和性能。雖然通過MOS界面的改善可以獲得較高的性能，不過即便按照研究水平，微細化在柵極長度方面也不到100nm,周邊技術尚不成熟，與硅相比還存在許多課題。另外還指出，要想發揮III-V族的特點，不僅是邏輯LSI,RF和光布線等的集成化在未來發展方向上也是很重要的。

　　臺積電的比利時研究所認為通過與硅相同的指標（Ion-Ioff特性、S值以及DIBL等）來評價尚處于發展階段的材料并不恰當，提出了根據Q-factor（Q=gm/S）進行比較的方案。并指出，如果采用該指標的話，最新的III-V族元件性能將與硅尖端元件為同一水平。另外，考慮到III-V族集成的實用化還是將來的事情，將Q值（50左右）目標定為目前硅的兩倍。

　　與這些發布截然不同的是意法半導體發表的III-V族元件性能理論預測。這是根據使用元件模型進行的計算而估計出來的。在大多數情況下，III-V族元件出色的載流子遷移率會作為優點而被提出來，但另一方面也有不少人指出了有效質量較小導致狀態密度較低這一缺點。此次，意法半導體首先就狀態密度的低下會導致逆轉層厚度的增大、S值的增大以及DIBL的惡化等進行了介紹。考慮到逆變器的工作偏置，意法半導體認為用作邏輯LSI性能指標的導通電流不適合低功耗元件，指出需要通過考慮到DIBL的Ieff（“2002IEDM”上由IBM公司的Na等人提出的指標）進行比較。這樣做雖然集成度下降，但如果放寬柵極長度的標度（Scaling），便有望發揮III-V族元件的高速運轉性。

　　最后一場演講是比利時IMEC發布的硅底板上的GaN成長以及其照明元件和功率元件應用的綜述。IMEC介紹說，正在采用150~200mm晶圓推進底板技術、工藝技術以及評測技術等的開發。

　　異性材料集成化（HeterogeniousIntegration）技術還存在許多課題，尚未達到對可否實現實用化做出結論的階段。不過，參加分會的觀眾對此非常關心，作為集成化技術未來的選項之一，有關討論近乎肯定會持續下去。